XRD8785
图5.等效输入电路
图6.典型电路连接
应用笔记
信号不应超过V
DD
+ 0.5V或低于去GND
-0.5V 。所有管脚都具有内部保护二极管会
保护他们免受瞬态短路（ <100μs ）外
供应范围。
AGND和DGND引脚内部连接
经过P-衬底。直流电压差BE-
吐温GND引脚将导致不良的内部子
施特拉特电流。
电源（Ⅴ
DD
）和参考电压（V
RT
＆放大器;
V
RB
）引脚应与0.1μF和10μF的去耦
电容连接到AGND ，放在尽量靠近芯片
可能。
数字输出应该不会开车长导线或总线。
电容耦合和反思，将有助于
噪声的转换。
以避免定时误差，用样品的上升沿
时钟（CLK）从XRD8785到其他锁存数据
份的体系。
参考可通过内部短路V偏置
RT
到V
RTS
和V
RB
到V
苏格兰皇家银行
。这将产生0.6V在V
RB
和2.6V在V
RT
（参见图5）。
如果内部基准电压引脚V
RTS
和/或V的
苏格兰皇家银行
不
使用时，它们应该被悬空。
输出使能引脚（ OE ）不应该被留下不整合
连接的。如果不通过一有效信号控制然后它必须
被捆绑到一个逻辑低值。
修订版3.00
6
