www.ti.com
GC5018
8通道宽带接收机
SLWS169 - 2005年5月
agc_amin （15： 0）：
这是最小GAINA或gainb可以调节下。设定值是
在内部反相，以产生最负AGC增益的正值调整。为
例如，如果512被编程时，最小增益将是编程的增益
（ AGC_GAINA / B ） - 512 。
4.4.5.25
PSER_CONFIG1注册
注册名称： PSER_CONFIG1
15位
未使用
0
第7位
未使用
0
0
0
地址：为0x18
8位
pser_recv_fsinvl （6 ：0）
0
0
0
0
0
位0
未使用
0
未使用
0
0
0
pser_recv_bits （4 ：0）
0
0
0
pser_recv_fsinvl （6： 0）：
中位时钟接收串行接口的帧同步间隔。
pser_recv_bits （4： 0）：
每个样品- 1输出的比特数; 18位，这是设置为{ 10001 } 。
4.4.5.26
PSER_CONFIG2注册
注册名称： PSER_CONFIG2
15位
pser_recv_clkdiv （3 ：0）
0
第7位
pser_recv_8pin
0
pser_recv_alt
0
未使用
0
0
0
地址： 0x19符号
8位
未使用
0
0
未使用
0
未使用
0
未使用
0
位0
未使用
0
未使用
0
未使用
0
pser_recv_fsdel （1： 0）
0
0
pser_recv_clkdiv （3： 0）：
接收串行接口的时钟分频器率-1 ; 0是全速率和15将
16。时钟例如，要运行在1/4的接收串行接口的GC5018时钟，设置
pser_recv_clkdiv （3： 0）= 0011 。
pser_recv_8pin ：
设置时， 4个引脚用于I和4针用于UMTS模式下Q值。当清零时， 2针
用于I和2上的标签以问这是用来在与pser_recv_alt比特组合。当
该位被置位，它将在两个相邻的DDC通道进行设置;人们也将设置
在相邻的DDC pser_recv_alt位。这将导致I信道要在四针串行化
和Q通道被序列化的相邻信道4个引脚。
pser_recv_alt ：
设置时，此通道的接收串行接口将输出从相邻的Q数据
DDC通道。
pser_recv_fsdel （1： 0）：
接收帧同步输出和串行数据的MSB之间的延迟
{ 3,2,1,0 } 。这个数字是在串行输出位时间，不RXCLK周期。
4.4.5.27
DDCCONFIG1注册
GC5018一般控制
99
产品预览
