EM785830AD
8位微控制器
PLL
FPLL
可编程
分频器
1/Mx
fs
分频器
Nx
FADC
10-bit
ADC
ADC输出
ADCLK1~ADCLK0
ENPLL
CLK2 CLK0
图12 ADC采样时钟控制逻辑
FPLL
14.331MHz
10.747MHz
7.165MHz
3.582MHz
1.791MHz
895.658kHz
447.829kHz
Mx
16
12
8
4
2
1
1
fs
895.658kHz
895.658kHz
895.658kHz
895.658kHz
895.658kHz
895.658kHz
447.829kHz
NX = 1
74.638kHz
74.638kHz
74.638kHz
74.638kHz
74.638kHz
74.638kHz
37.391kHz
fadcon = FADC / 12
NX = 2
NX = 4
37.391kHz
18.659khz
37.391kHz
18.659khz
37.391kHz
18.659khz
37.391kHz
18.659khz
37.391kHz
18.659khz
37.391kHz
18.659khz
18.659khz
9.329kHz
NX = 8
9.329kHz
9.329kHz
9.329kHz
9.329kHz
9.329kHz
9.329kHz
4.665kHz
第5位第7位（ IN0 IN2 ） ： AD转换器的输入通道选择
这两个位可以选择三种AD输入之一。
IN2
IN1
IN0
输入
0
0
0
AD1
0
0
1
AD2
0
1
0
AD3
0
1
1
AD4
1
0
0
AD5
1
0
1
AD6
针
P60
P61
P62
P63
P64
P65
IOCC （ PORTC I / O控制， ADC控制）
PAGE0 （ PORTC I / O控制寄存器）
7
6
5
4
3
2
1
0
IOCC3
IOCC2
IOCC1
IOCC0
0
0
0
0
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
R/W-1
位0 3位（ IOCC0 IOCC3 ） ： PORTC （ 0 3 ） I / O方向控制寄存器
0
把相关的I / O引脚输出
1
把相关I / O引脚为高阻抗
第4位第7位：不确定，不允许使用。
**这4位必须清除为0或MCU的功耗会增加。
在这4位的默认值是“1”。请清除它们为“ 0 ”时，初始化MCU 。
PAGE1 （端口交换机）
7
6
5
4
3
2
1
0
0
0
0
P5SH
-
MS
0
0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
R/W-0
位0 （ MS ） ： P6 *开关模式选择
0
（默认未知）
1
ADC输入模式选择
（总是被设置为“ 1 ”，否则ADC部分功能不能使用此位）
__________________________________________________________________________________________________________________________________________________________________
*本规范恕不另行通知进行更改。
29
12/14/2004 (V1.4)
