MCP6566/6R/6U/7/9
4.0
应用信息
4.1.2
在MCP6566 / 6R / 6U / 7 /9系列的开漏输出
比较
是
装配式
on
Microchip的
先进设备，最先进的CMOS工艺。它们适合于一
广泛的高速应用要求低
功耗。
输入电压和电流
范围
4.1
4.1.1
比较器输入
正常工作
上输入的ESD保护可描绘成
所示
图4-2 。
这种结构被选择
保护输入晶体管，并尽量减少输入偏置
电流（I
B
） 。输入ESD二极管钳位输入
下面，当他们试图去超过一个二极管压降
V
SS
。他们还夹住了走得太远任何电压
上述V
DD
;其击穿电压足够高，以
允许正常操作，并且足够低，以绕过防静电
在指定的范围内活动。
V
DD
BOND
PAD
该系列器件的输入级采用两个
差分输入级的并联连接。这种配置
提供了三种操作区域，一个工作在
低输入电压，一个是在高输入电压和一个
在中等输入电压。采用这种拓扑结构中，输入
电压范围为0.3V高于V
DD
和低于V 0.3V
SS
,
同时提供整个低失调电压
共模范围。输入偏移电压是
在两个V测
SS
- 0.3V和V
DD
+ 0.3V ，以保证
正确的操作。
在MCP6566 / 6R / 6U / 7 /9系列已在内部设置
迟滞
V
HYST
即足够小，以保持输入
偏移精度和足够大，以消除输出
振荡等等，引起了比较自己的输入噪声
电压
E
NI
.
图4-1
描述了这种行为。输入
偏移电压（V
OS
）是中间值（平均值）
（输入参考）低 - 高和高 - 低跳变点。输入
滞后电压（V
HYST
）之间的差别
相同的触发点。
8
7
6
5
4
3
2
1
0
-1
-2
-3
25
20
15
10
5
0
-5
-10
-15
-20
-25
-30
输入电压（ 10 mV /格）
V
IN
+
BOND
PAD
输入
舞台
BOND
PAD
V
IN
–
V
SS
BOND
PAD
图4-2：
结构。
简化的模拟输入ESD
V
DD
= 5.0V
V
IN
–
V
OUT
输出电压（V）
迟滞
为了防止损坏和/或操作不正常
这些放大器的，它们在电路中必须限制
电流（和电压），在V
IN
+和V
IN
- 引脚（见
第1.1节“最大额定值* ”
在开始时
第1.0节“电气特性” ） 。
图4-3
给出了推荐的方法来保护这些
输入。内部ESD二极管防止输入引脚
(V
IN
+和V
IN
- ）从去得远低于地面，并
该电阻器R
1
和R
2
限制得出的可能的电流
从输入引脚。流二极管D
1
和D
2
防止输入
引脚（V
IN
+和V
IN
- ）从去太远高于V
DD
.
当实现如图所示，电阻器R
1
和R
2
还
限制电流到D
1
和D
2
.
V
DD
D
1
V
1
R
1
D
2
V
2
R
2
R
1
R
2
R
3
V
SS
- （最低预期V
1
)
2毫安
V
SS
- （最低预期V
2
)
2毫安
+
MCP656X
–
V
PU
R
4
V
OUT
时间（ 100 ms /格）
图4-1：
在MCP6566 / 6R / 6U / 7/9
比较器的内部迟滞消除
输出啁啾引起的输入噪声电压。
图4-3：
输入。
2011 Microchip的技术公司
保护模拟
DS22143C第17页
