设计建议
5.2.1.2
断电序列
如果V
DD
断电时，再检测电路在I / O焊盘导致所有输出驱动器是在一个高
阻抗状态。没有多久之后， V没有限制
DD
关机之前OV
DD
/V
DDPLL
必须开机
下来。 V
DD
不应该落后OV
DD
或V
DDPLL
在功率变低了超过0.4 V下降或出现
将不希望的大电流，在ESD保护二极管。没有要求的下降时间
的电源。
下序推荐的电源如下：
1.降V
DD
为0V。
2.跌落OV
DD
/V
DDPLL
耗材。
5.3
脱钩
放置为靠近相应的引脚尽可能的去耦帽，但它们可以是覆盖区域之外
该程序包。
0.1
μF
和0.01
μF
在每个电源输入
5.4
缓冲
使用上的所有数据/地址线总线缓冲器对所有板外访问，并为所有板载访问
当过载的预期。看
第7节， “电气特性”。
5.5
拉建议
对使用未使用的输入外部上拉电阻。见针表。
5.6
时钟的建议
使用的多层电路板与单独的接地平面。
将晶体和所有其它相关的部件如靠近EXTAL和XTAL （振荡器
销），为可能的。
不要乱跑晶振电路高频痕迹。
确保地面为旁路电容器被连接到一个坚实的地面轨迹。
配合地面走线的接地引脚最近EXTAL和XTAL 。这可以防止大电流回路
在晶体的附近。
领带的接地引脚，以最坚实的地面系统。
不连接的振荡器和接地平面连接到任何其它电路的迹
元素。这往往使振荡器不稳定。
领带XTAL当外部振荡器时钟器件接地。
MCF523x集成的微处理器硬件规范，第4版
飞思卡尔半导体公司
11
由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字在这里表示目前不提供
飞思卡尔在美国进口或销售至2010年9月之前： MCF523x产品在196 MAPBGA和256 MAPBGA包
