家庭配置
1.2.2
V2内核概述
版本2的ColdFire处理器核心是由通过指令缓冲器解耦两个独立的管道。两级
取指令流水线（ IFP ）负责指令的地址生成和取指令。指令缓冲器是
一个先入先出（ FIFO）缓冲器，保存等待执行的操作数执行流水线（ OEP）预取指令。
该OEP包括两个流水线阶段。第一级解码指令，并选择操作数（ DSOC ） ;第二阶段
（ AGEX ）执行的指令的执行，并计算操作数的有效地址时，如果需要的话。
V2内核实现的ColdFire指令集架构修订版A + ，可支持一个独立的用户堆栈指针
注册和四个新的指令，协助位处理。另外，该芯包括增强的乘法累加
（ EMAC）单元，用于改进的信号处理能力。该EMAC实现了一个三阶段的算术流水线，优化
为32×32位操作，并带有四个48位累加器的支持。支持的操作数，包括16位和32位有符号和
无符号整数，有符号小数运算，以及一个完整的指令集来处理这些数据类型。该EMAC
提供了用于执行一个单一的处理器的上下文中的DSP运算中的一个最小的硬件成本支撑。
1.2.3
集成调试模块
了ColdFire处理器内核调试接口提供支持低成本调试和仿真系统调试
开发工具。通过标准的调试接口，接入提供调试信息，并实时跟踪功能
在144引脚封装。这允许处理器和系统以全速进行调试，而无需昂贵的在电路
仿真器。
芯片上的断点资源包括总共九个可编程的32位寄存器：一个地址和地址掩码寄存器
数据和数据屏蔽寄存器， 4 PC寄存器和一个PC屏蔽寄存器。这些寄存器可以通过被访问
专用调试串口通信信道或从处理器的超级用户模式的编程模型。断点
寄存器可以被配置为通过组合所述地址，数据，和个人电脑的条件在各种单相或，产生触发
双级定义。触发事件可被编程，以产生一个处理器停止或启动一个调试中断异常。
该设备实现了ColdFire调试架构的修订版B + 。
在仿真模式下，处理器的中断服务选项允许实时关键中断服务例程是
在处理一个调试中断事件提供服务。这可确保系统继续在调试过程中，即使操作。
为了支持程序跟踪，使V2调试模块提供处理器状态（ PST [ 3 ： 0 ] ）和调试数据（ DDATA [ 3 ： 0 ] ）端口。
这些巴士和PSTCLK输出提供执行状态，捕捉操作数数据，并确定分支目标地址
在CPU的时钟速率的处理器活动。该装置包括：一个新的调试信号， ALLPST 。这个信号是进行逻辑与
处理器状态（PST [3： 0]）的信号和用于检测当处理器处于停止状态是有用的（PST [3：0 ] = 1111） 。
完整的调试/跟踪的接口仅适用于144引脚封装。然而，每一个产品功能的专用调试
串行通信通道（ DSI ， DSO ， DSCLK ）和ALLPST信号。
1.2.4
JTAG
该处理器支持基于IEEE的测试技术委员会和联合测试行动的电路板的测试策略
组（JTAG） 。测试逻辑包括测试访问端口（TAP ） ，它由16状态控制器，一个指令寄存器，并
三个测试寄存器（ 1位旁路寄存器，边界扫描寄存器，和一个32位ID寄存器）。边界扫描寄存器链接
该器件的引脚插入一个移位寄存器。测试逻辑，使用静态逻辑设计实施的，是独立于设备系统的
逻辑。
可以在设备的实现：
执行边界扫描操作测试电路板的电气连续性
操作过程中采样系统引脚和透明地转移出来的结果，在边界扫描寄存器
通过有效地降低了旁路装置对于给定的电路板测试的边界扫描寄存器的一个位
在电路板的测试禁止输出驱动器引脚
驱动输出引脚，以稳定的水平
MCF52259的ColdFire微控制器，第3版
飞思卡尔半导体公司
9
由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字在这里表示目前不提供
飞思卡尔在美国进口或销售至2010年9月之前： MCF52256 ， MCF52258和MCF52259产品在144 MAPBGA包
