第1章设备概述
表1-2。片上模块的版本
模块
模拟数字转换器
中央处理单元
内部时钟源
键盘中断
定时器脉冲宽度调制器
器（ADC）
（中央处理器）
（ ICS ）
（ KBI ）
（ TPM）的
VERSION
1
2
1
2
2
1.3
系统时钟分配
图1-2
显示了一个简化的时钟连接图。在MCU的某些模块具有可选时钟
如图所示输入。时钟输入到模块表示用于驱动该模块的时钟（多个）
功能。与模块相关联的所有内存映射寄存器的时钟与BUSCLK 。
TCLK1
系统控制逻辑
RTI
ICSIRCLK
ICSFFCLK
COP
TPM1
TPM2
TCLK2
÷
2
FIXED FREQ时钟（ XCLK ）
ICS
ICSOUT
÷
2
中央处理器
BUSCLK
ICSLCLK
1
BDC
ADC
2
FL灰
3
1
2
ICSLCLK是备用的BDC时钟源MC9S08QD4系列。
ADC具有分。和最大频率要求。见ADC章和
附录A“电气特性”。
3
Flash有频率要求的编程和擦除operation.See
附录A“电气特性”。
图1-2 。系统时钟分配图
MC9S08QD4系列MCU数据手册，第6
18
飞思卡尔半导体公司
