位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1537页 > MC9S08QD4XXX > MC9S08QD4XXX PDF资料 > MC9S08QD4XXX PDF资料3第169页
开发支持
SYNC命令不像其他BDC命令，因为主机并不一定知道
正确的通信速度要用于BDC通信直到它分析了回应
SYNC命令。
要发出SYNC命令，主机：
驱动BKGD引脚为低电平最慢的BDC时钟至少128次（最慢
时钟一般是参考振荡器/ 64或自时钟速率/ 64 ）。
驱动BKGD高的加速脉冲来获得快速的上升时间（这加速脉冲通常是
最快的时钟系统中的一个周期）。
删除所有驱动BKGD引脚使其恢复到高阻
监控BKGD引脚为同步响应脉冲
目标，在从主机检测SYNC请求（这是一个更长的低时间将比
曾经发生在正常BDC通信） ：
等待BKGD返回到逻辑高
延迟16个周期，以允许主机停止驱动高电平加速脉冲，
驱动BKGD低128 BDC时钟周期
驱动一个周期的高电平加速脉冲，以迫使BKGD快速上升时间
删除所有驱动BKGD引脚使其恢复到高阻
主机测量这个128周期同步响应脉冲的低电平时间，并确定正确的速度
随后BDC通信。通常情况下，主机可以判断正确的通信速度
内的实际目标速度的百分之几，通信协议可以很容易地容忍速度
百分之几的误差。
12.2.4
BDC硬件断点
该BDC包括一个相对简单的硬件断点的CPU的地址总线比作
在BDCBKPT寄存器的16位匹配值。这个断点可以生成强制断点或标记
断点。一个强制的断点使CPU在科幻RST指令进入活跃的背景模式
边界下面的任何访问断点地址。标识断点使指令
操作码在断点地址被标记使CPU将进入活跃背景模式而
比，如果并且当它到达指令队列的末端执行该指令。这意味着
标记断点只能放置在指令操作码的地址，而强制断点可以
被设置在任何地址。
断点使能（ BKPTEN ）在BDC状态和控制寄存器（ BDCSCR ）控制位来
使断点逻辑（ BKPTEN = 1）。当BKPTEN = 0 ，它的后默认值复位后，
断点逻辑被禁用，其他没有BDC BDC断点不管价值观要求
断点寄存器和控制位。强制/标记选择在BDCSCR （ FTS ）控制位用于选择
强制（FTS = 1）或标记（FTS = 0 ）类型的断点。
12.3
注册德网络nition
本节包含的BDC寄存器和控制位的描述。
MC9S08QD4系列MCU数据手册，第3
飞思卡尔半导体公司
169
