5.2.1
MC58020芯片IO引脚说明
IO
引脚名称和编号
HostCmd
81
方向
输入
产量
描述
此信号被确认
高
写一个主机指令的议案
处理器或阅读的状态
HostRdy
和
HostInterrupt
信号。它
断言
低
读取或写入一个数据字。
这个信号被用于运动之间的同步通信
处理器和主机。
HostRdy
（ HostReady ）会
低
表示主机
根据端口忙碌在一个读或写操作结束
接口模式中使用，如下所示：
接口模式
HostRdy
云
低
8/16
指令字中的第二个字节后
每个数据字的第二个字节被传送后
16/16
的16位指令字之后
每个16位的数据字之后
HostRdy
会
高，
这表明主机端口准备发送，
当最后一个传输已处理。所有主机端口
通信必须进行
HostRdy
高
（准备好） 。
一个典型的忙 - 准备好周期是10微秒，但也可以是大致
时间越长，可达50微秒。
当
HostRead
is
低，
一个数据字被从运动处理器读取。
当
HostWrite
is
低，
一个数据字被写入到运动处理器。
当
HostSlct
is
低，
主机端口被选择用于读或写
操作。
IO芯片CP芯片的中断。它应连接到CP芯片销23 ，
IOInterrupt
.
该信号是
高
当在CP芯片从IO芯片读取数据，并
低
当它被写入的数据。它应连接到CP芯片销92 ，
R / W
.
此信号变
低
当在数据和地址成为有效
同的数据的外围设备的运动的处理器的通信
总线，诸如外部存储器或DAC 。它应连接到CP的
芯片引脚96 ，
频闪
.
此信号变
低
当在数据总线上的外围设备正在
解决。它应连接到CP芯片销82 ，
PeriphSlct 。
这些信号是
高
当在CP芯片与IO通信
芯片（从任何其他设备区分开的数据总线上） 。他们
应连接到CP芯片引脚80（
Addr0
), 78 (
Addr1
） ，和31
(
Addr15
).
这是主时钟信号的议案处理器。它被驱动而以
标称的40 MHz
这个信号提供时钟脉冲为CP芯片。它的频率是半
这对
MasterClkIn
（引脚89 ） ，或20 MHz的象征。它被直接连接
到CP芯片
IOClock
信号（ 123针） 。
这两个信号来确定主机的通信模式，如下所示：
HostMode1
HostMode0
HostRdy
8
HostRead
HostWrite
HostSlct
CPInterrupt
CPR / W
92
100
94
77
53
输入
输入
输入
产量
输入
输入
CPStrobe
54
CPPeriphSlct
CPAddr0
CPAddr1
CPAddr15
MasterClkIn
CPClock
52
41
43
50
89
24
输入
输入
输入
产量
输入
HostMode0
HostMode1
5
91
0
0
1
1
0
1
0
1
16/16并行（ 16位总线， 16位指令）
未使用
8/16并行（ 8位总线， 16位指令）
平行禁用
MC58000电气规格 - 初步二零零三年十一月十三日
39
