串行接口
6
串行接口
该MC13883 IC包含一个SPI接口端口和一个I2C端口，允许处理器访问
MC13883资源。四个引脚用于SPI和I2C信号共享。此外，它们的功能都列在
表42 。
如图所示I2C_SPIF_SEL引脚选择SPI或I2C模式
表43 。
表42.串行接口引脚说明
针
SPI_MOSI / I2C_ADR2
SPI_MISO / I2C_SDA
SPI_CLK /
I2C_SCL
SPI_CS / I2C_ADR1
I2C_SPIF_SEL
开放
高
开放
高
开放
高
开放
高
描述
SPI串行数据输入线
I2C器件地址的最高位偏移
SPI串行数据输出线
I2C串行总线的数据
时钟输入线
I2C串行总线时钟
时钟使能线（高电平有效）
LSB I2C器件地址的偏移量
所支持的I2C数据速率高达400 kbps的。最大SPI时钟频率为26兆赫。这两个接口
被供电虽然VCCIO供电，所以主处理器应该从同一电源接口
供应量。当RESETB为低电平所有位恢复到默认状态。
T
表43. I2C_SPIF_SEL连接功能描述
I2C_SPIF_SEL
地
VC
开路
版权所有
I2C串行总线模式选择
SPI总线模式选择
描述
6.1
SPI接口
SPI接口具有以下特点：
1.最大时钟频率为26兆赫。
2.数据首先发送的是最显著位。每个数据字段包括总共32比特。
只要SPI_CS变为低电平（逻辑0） 3.数据和SPI_CLK信号被忽略。 SPI_MISO是
三态如果SPI_CS被编程低。
4. SPI_CS是仅在串行数据传输有效（逻辑1） 。
5.所有的输入数据的采样是SPI_CLK信号的上升沿。在SPI_MOSI任何过渡
SPI_CLK的上升沿之前应该发生至少5纳秒，并保持稳定后至少5纳秒
SPI_CLK的上升沿。
6.所有的输出数据在SPI_CLK信号的上升沿更新。在SPI_MISO任何过渡
SPI_CLK的上升沿之前应该发生至少5纳秒，并保持稳定至少19.23
后SPI_CLK的上升沿纳秒。
7. SPI_CS必须处于活动状态（逻辑1）之前至少5纳秒第一SPI_CLK信号的上升沿，
并具有保持活跃（逻辑1） SPI_CLK的最后下降沿之后的至少61.5纳秒。
MC13883技术数据，第3版
48
飞思卡尔半导体公司
