LVTTL / TTL / CMOS到差分LVECL /

ECL翻译

详细说明

该MAX9360 / MAX9361是低偏差，单LVTTL /

CMOS / TTL到差分LVECL / ECL翻译

设计用于高速信号和时钟驱动器应用程序

阳离子。用于连接LVTTL / TTL / CMOS输入信

的NAL ，这些器件工作在3.0V至5.5V电源供电

范围，允许高性能的时钟或数据通过分布

ution在标称3.3V或5.0V供电系统。为

接口对差分LVECL / ECL输出信号

这些设备从-2.375V运营-5.5V电源。

该MAX9360是一款3.3V LVTTL / CMOS到LVECL / ECL

翻译工作在3GHz的典型速度。该

MAX9361是5V TTL / CMOS到LVECL / ECL翻译了

工作在1.3GHz的典型速度。这两款器件都可以

可用于驱动或者LVECL设备或标准的ECL

与-2.375V的负电源电压范围的设备-5.5V 。

痕迹

输入和输出跟踪特性影响perfor-

曼斯的MAX9360 / MAX9361的。连接每个信号

差分输出到50Ω的特性阻抗的

ANCE痕迹。最大限度地减少通孔的数量，以防止

阻抗不连续性。通过main-减少反射

泰宁通过CON- 50Ω的特性阻抗

接器和跨线。内减少扭曲

差分对由匹配的电气长度

痕迹。

在MAX9360 ，如果输入边缘速率接近

电互连的长度，然后受控

阻抗传输线应用于

输入痕迹。

MAX9360/MAX9361

输出终端

通过50Ω终止输出至-2V或使用等价

借给戴维宁端接。终止两路输出，并

使用相同的终端上的每个为最低输出 -

至输出扭曲。当将单端信号被取

从差分输出，终止两路输出。为

例如，如果Q被用来作为一个单端输出， termi-

内特Q和

Q.

保证输出电流不超过CON组

连续的安全输出电流限制或浪涌电流输出

如在规定的限制

绝对最大额定值

表。在所有工作条件下，该器件的总

热极限，应注意观察。

输入

该MAX9360 / MAX9361输入接受标准LVTTL /

TTL / CMOS电平。输入有上拉电路， DRI-

VES输出为差分高，如果输入开路。

迪FF erential输出

输出电平都参考GND和被认为是

电致化学发光或LVECL ，取决于V形的水平

EE

供应量。

接GND到零和V

EE

在-4.2V至-5.5V ，

的输出是电致化学发光。输出是LVECL时， GND为

连接到零和V

EE

为-2.375V至-3.8V的。

应用信息

电源旁路

绕道V

CC

和V

EE

接地用高频

表面贴装陶瓷0.1μF和0.01μF电容

平行尽可能接近到设备上，用

0.01μF的电容值最接近的器件。使用多

PLE平行孔的低电感。

过程：双极

芯片信息

包装信息

如需最近的封装外形信息和焊盘布局，请

to

www.maxim-ic.com/packages 。

套餐类型

8 SOT23

8 SO

封装代码

K8-1

S8-2

文档编号

21-0078

21-0041

_______________________________________________________________________________________

7