12位，高达300ksps模数转换器
带有FIFO和内部基准
MAX11626–MAX11629/MAX11632/MAX11633
转换器操作
该MAX11626 - MAX11629 / MAX11632 / MAX11633
ADC采用逐次逼近寄存器（ SAR ）
转换技术和片上T / H块CON组
VERT电压信号转换成一个12位的数字结果。这赎罪
GLE端配置支持单极性信号
范围。
总线。在时钟模式下01 ，使用
CNVST
要求转换
sions一个信道的时间，控制所述采样
速度而不占用的串行总线。请求和
通过串行启动内部定时转换
通过写转换寄存器中的接口
默认时钟模式10.使用时钟模式11个SCLK
高达4.8MHz的外部定时收购
实现高达高达300ksps的采样率。时钟模式11
禁用扫描和平均。参见图4-7
时序规格，以及如何开始转换。
这些器件具有低有效，结束的转换
输出。
EOC
变为低电平时， ADC完成最后
请求的操作，并等待下一个输入
数据字节（时钟模式， 00和10 ） 。在时钟模式
01,
EOC
变低的ADC完成后，每
请求的操作。
EOC
变高时
CS
or
CNVST
变低。
EOC
总是在高时钟模式11 。
输入带宽
ADC的输入采样电路具有1MHz的小型
信号的带宽，因此有可能进行数字化的高速
瞬态事件和衡量周期信号
带宽超过ADC采样率
使用欠技巧。消除锯齿预过滤
输入信号是必要的，以避免高频
信号混叠到感兴趣的频带。
模拟输入保护
内置ESD保护二极管钳位所有引脚到V
DD
和GND ，允许从输入（ GND摆动 -
0.3V ）至（v
DD
+ 0.3V ），而不会损坏。然而，对于
接近满量程精确转换，输入数据必须
不超过V
DD
通过以上的50mV或者是低于
由50mV的GND。如果关闭通道的模拟输入电压
超过供应，限制输入电流至2mA 。
单端输入
单端模拟输入可转换模式
可以通过写设置寄存器进行配置（见
表3）。单端转换是内部为参考
转制到GND （见图3） 。
AIN0 - AIN3可在MAX11626 - MAX11629 /
MAX11632 / MAX11633 。 AIN4 - AIN7仅适用于
该MAX11628 - MAX11633 。 AIN8 - AIN15只可用
能够在MAX11632 / MAX11633 。见表2-5
配置上输入更多的细节。用于输入
可以被配置为
CNVST
或一个模拟输入，
只有一个可以使用的时间。
3线串行接口
该MAX11626 - MAX11629 / MAX11632 / MAX11633为特色的
TURE串行接口SPI / QSPI和兼容
MICROWIRE设备。对于SPI / QSPI ，保证了CPU
串行接口运行在主模式下，因此产生
串行时钟信号。选择的10MHz的频率SCLK
以下，并设置时钟极性（ CPOL ）和相位
（ CPHA ）在微处理器的控制寄存器设置为相同的值。
该MAX11626 - MAX11629 / MAX11632 / MAX11633能操作
吃得SCLK怠速过高或过低，从而与操作
CPOL = CPHA = 0或CPOL = CPHA = 1集
CS
低
锁存器在SCLK的上升沿DIN输入数据。
在DOUT输出数据被更新了的下降沿
SCLK 。结果是二进制格式的输出。
串行通信总是以一个8位输入
数据字节（ MSB在前）加载的DIN 。高到低
在过渡
CS
启动数据的输入操作。该
输入数据字节以及随后的数据字节是
从DIN为串行接口的时钟上升
SCLK的边缘。表1-5详细登记descrip-
系统蒸发散。位5和位4 ， CKSEL1和CKSEL0 ，分别
控制设置寄存器的时钟模式（见表
3）。四种不同的时钟模式VARI-之间的选择
OU的方式来启动转换，并确定是否
该收购是内部或外部定时。选择
时钟模式00配置
CNVST / AIN_
作为一个
转换开始，并使用它来请求程序，
内部定时转换，而无需占用串口
12
单极
该MAX11626 - MAX11629 / MAX11632 / MAX11633
始终工作在单极模式。模拟输入端
内部参考GND与满量程输入
范围从0到V
REF
.
REF
GND
AIN0-AIN15
CIN +
HOLD
DAC
比较
+
-
CIN-
GND
HOLD
V
DD
/2
HOLD
图3.等效输入电路
______________________________________________________________________________________
