M16C / 63群
1.概述
1.6
引脚功能
引脚功能的100引脚封装（1/3 ）
引脚名称
VCC1,
VCC2 ， VSS
AVCC ， AVSS
RESET
表1.10
电源
输入
模拟电源
电源输入
复位输入
信号名称
I / O
I
电源
-
描述
适用于1.85.5 V至引脚VCC1和VCC2 （ VCC1
≥
VCC2)
和0 V的VSS引脚。
这是用于A / D和D / A转换器的电源。
将AVCC连接到VCC1 ，并连接AVSS引脚
到Vss 。
推动这一引脚为低电平复位MCU。
输入引脚来切换处理器模式。复位后，开始
在单芯片模式时， CNVSS引脚连接到
经由电阻器的VSS 。开始在微处理器运行
模式下，该引脚连接到VCC1 。
输入引脚来选择外部区域的数据总线。数据
总线是16位的，当它是低的，并且8位，当它是高的。这
销必须是固定的或高或低。连接BYTE引脚来
VSS在单芯片模式。
输入或输出数据（ D0 D7）的同时访问一个
用一个单独的总线的外部区域。
输入或输出数据（ D8到D15 ），同时访问一个
用一个16位独立总线的外部区域。
输出地址位A0到A19 。
输入或输出数据（ D0 D7）的和输出地址位
（ A0至A7 ）由分时，而访问外部区域
与8位复用总线。
输入或输出数据（ D0 D7）的和输出地址位
（A1至A8）由分时，而访问外部区域
有16位复用总线。
输出的片选信号
CS0
to
CS3
指定一个
外部区域。
输出
WRL
,
WRH
, (
WR
,
BHE
） ，以及
RD
信号。
WRL
和
WRH
可以被切换
BHE
和
WR
.
WRL
,
WRH
和
RD
选
如果外部数据总线是16位的，数据被写入到一个连
在外部区域地址时，
WRL
被拉低。数据
被写入奇地址时，
WRH
被拉低。数据
被读出时
RD
被拉低。
WR
,
BHE
和
RD
选
数据被写入到一个外部区域时
WR
被拉低。
在外部区域中的数据被读出时
RD
被拉低。一
奇数地址被访问时
BHE
被拉低。选择
WR
,
BHE
和
RD
使用一个8位外部数据总线时。
输出ALE信号来锁存该地址。
HOLD
输入不可用。连接
HOLD
销到VCC2
经由电阻（上拉） 。
I
I
VCC1
VCC1
CNVSS
CNVSS
I
VCC1
外部数据总线
宽度选择输入
字节
I
VCC1
D0到D7
D8到D15
A0到A19
A0 / D0到
A7/D7
A1 / D0到
A8/D7
CS0
to
CS3
I / O
I / O
O
I / O
VCC2
VCC2
VCC2
VCC2
I / O
VCC2
O
VCC2
总线控制引脚
WRL
/
WR
WRH
/
BHE
RD
O
VCC2
ALE
HOLD
HLDA
RDY
O
I
O
I
VCC2
VCC2
VCC2
VCC2
在保持状态，
HLDA
输出一低电平信号。
MCU总线被置于等待状态，而
RDY
引脚
驱动为低电平。
电源： VCC2是用来将电力提供给所述外部总线相关联的引脚。双电源配置
允许VCC2到在一个不同的电压比VCC1连接。
R01DS0033EJ0200 Rev.2.00
2011年2月7日
第18页115
