位置：首页 > IC型号导航 > 首字符R型号页 > 首字符R的型号第90页 > R5F563NEDDLK > R5F563NEDDLK PDF资料 > R5F563NEDDLK PDF资料1第12页
正在开发中
初步文件
规范本文档中是暂定的，可能会改变。
RX63N群， RX631群
1.概述
1.4
引脚功能
表1.4
列出的引脚功能。
表1.4
分类
引脚功能（ 1/6 ）
引脚名称
I / O
描述
电源
VCC
VCL
VSS
VBAT
输入
输入
输入
输入
产量
输入
产量
产量
产量
输入
输入
输入
输入
电源引脚。它连接到系统电源。
通过0.1-此引脚连接到VSS
F的电容。电容器
应放在靠近引脚。
接地引脚。其连接到系统电源（ 0 V ） 。
备用电源引脚
管脚晶体振荡器。外部时钟信号可以是
通过EXTAL引脚输入。
输出外部总线时钟为外部设备。
输出时钟专用于SDRAM中。
输入/输出引脚的副时钟振荡器。连接晶体
XCOUT和XCIN之间的谐振器。
销用于设置操作模式。这些信号电平
引脚不能在操作过程中发生变化。
复位信号输入引脚。 LSI进入复位状态时，此
信号变低。
输入引脚片上仿真器的使能信号。当导通
芯片仿真器时，该引脚驱动为高电平。当不
使用时，它应该被驱动为低电平。
边界扫描使能引脚。边界扫描时启用此
脚变为高电平。当不使用时，它应该被驱动为低电平。
精美的界面时钟引脚
精细接口引脚
片上仿真器或边界扫描引脚。当EMLE引脚
驱动为高电平时，这些引脚专门用于片上仿真器。
时钟
XTAL
EXTAL
BCLK
SDCLK
XCOUT
XCIN
工作模式控制
系统控制
MD
RES ＃
EMLE
BSCANP
片内仿真器
FINEC
科幻斯内德
TRST ＃
TMS
TDI
TCK
TDO
TRCLK
TRSYNC ＃
TRDATA0到TRDATA3
地址总线
数据总线
复用总线
总线控制
A0到A23
D0到D15
A0 / D0到A15 / D15
RD ＃
WR ＃
WR0 ＃到WR3 ＃
输入
输入
I / O
输入
输入
输入
输入
产量
产量
产量
产量
产量
I / O
I / O
产量
产量
产量
该引脚输出的时钟与同步跟踪
数据。
该引脚指示从TRDATA0到TRDATA3的输出
针是有效的。
这些管脚输出的跟踪信息。
输出引脚的地址。
输入和输出引脚的双向数据总线。
地址/数据总线复用
这表明读出从外部总线选通脉冲信号
界面空间正在进行中。
这表明写入到外部总线选通脉冲信号
界面的空间过程中，在1 -写选通模式。
频闪信号，这表明，任何一组的数据总线引脚
（D7到D0和D15至D8 ）是有效的书面到外部总线
界面的空间，在字节选通模式。
频闪信号，这表明，任何一组的数据总线引脚
（D7到D0和D15至D8）是有效的访问到外部总线
界面的空间，在1 -写选通模式。
在地址/数据复用总线地址锁存信号
选择。
输出引脚SDRAM的时钟使能信号。
输出引脚SDRAM的片选信号。
输出引脚SDRAM行地址选通信号。
输出引脚SDRAM列地址选通信号。
BC0 ＃至BC3 ＃
产量
ALE
CKE
SDCS ＃
RAS ＃
CAS ＃
产量
产量
产量
产量
产量
R01DS0098EJ0090 Rev.0.90
2011年12月27日
第12页106
