位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第2249页 > M50LPW080N5TG > M50LPW080N5TG PDF资料 > M50LPW080N5TG PDF资料2第12页
M50LPW080
使用。任何其他的输入电压V
PP
会导致
未定义的行为，不应该被使用。
V
PP
不应该被设定为V
PPH
对于超过80个
存储器的寿命期间小时。
V
SS
地面上。
V
SS
是对所有电压的参考
年龄测量。
巴士业务
这两个接口都有类似的总线操作，但
信号和时序是完全不同的。
低引脚数（ LPC ）接口是常用的IN-
terface的部分的功能和所有的
可通过该接口。的一个子集
功能都可以通过在地址/ AD-
穿着复用（A / A复用）接口。
按照部分低引脚数（ LPC ）总线OP-
操作下面的部分地址/地址
复用（A / A复用）接口总线操作
下面对总线上的操作的描述
每个接口。
低引脚数（ LPC ）总线操作
低引脚数（ LPC ）接口由
四个数据信号（ LAD0 - LAD3 ） ，一条控制线
（ LFRAME ）和时钟（CLK ） 。另外保护
化防止意外或恶意的数据损坏
化可以使用另外两个信号来实现
（ TBL和WP） 。最后两个复位信号（ RP和
INIT ）可把内存分为已知
状态。
的数据信号，控制信号和时钟是否变形
签约与PCI电气规范兼容
阳离子。该接口工作在时钟速度
高达33MHz的。
下面的操作可以使用进行
相应的总线周期：总线读，写总线，
待机，复位和块保护。
总线读。
总线读操作的读
记忆细胞，在特定的命令寄存器
接口或低引脚数寄存器。一个有效的公交车
读操作开始时输入通讯
帧， LFRAME ，是低，V
IL
作为时钟上升，
正确的启动周期是LAD0 - LAD3 。对
在下一个时钟周期，主机就会发送周期
类型+目录，地址和其他控制位上
LAD0 - LAD3 。该内存通过输出响应
同步数据，直到等待状态已经过去了跟着
通过数据0 ，数据3和数据4 - DATA7钮。
SEE
表7中。
和
图6 。
供的描述
为反式的每个时钟周期的字段定义
FER 。看
表23 。
和
图11 。
有关细节
的信号的定时。
总线写。
总线写操作写入到
命令接口或低引脚数寄存器。一
有效的总线写操作开始时输入的COM
通信框架， LFRAME ，是低，V
IL
作为时钟
上升和正确的启动周期是LAD0 - LAD3 。
在接下来的时钟周期，主机就会发送
在周期型+目录，地址，其他控制位，
数据0 ，数据3和数据4 - DATA7对LAD0 - LAD3 。
内存同步输出数据，直到状态等待
状态已经过去了。
SEE
表8 。
和
图7 。
供的描述
为反式的每个时钟周期的字段定义
FER 。看
表23 。
和
图11 。
有关细节
的信号的定时。
公交中止。
总线中止操作可用于
立即中止当前的总线操作。一
当LFRAME被驱动为低电平时总线中止，
V
IL
，公交车运行过程中;该内存将三 -
说明输入/输出引脚的通信，
LAD0-LAD3.
需要注意的是，一个总线写操作过程中， COM的
接口命令开始执行的命令
一旦数据被完全接收;总线中止很好地协同
荷兰国际集团最终TAR周期不保证中止
该命令;的总线，但是，将被释放
马上。
待机。
当LFRAME为高，V
IH
的MEM-
储器置于待机模式， LAD0 - LAD3
被置于高阻抗状态，并且支持一
帘布层电流被降低到备用水平，我
CC1
.
复位。
在复位模式下，所有内部电路都
关闭时，内存被取消选中，在
输出被置于高阻抗。内存
在复位模式时，接口复位， RP ，或CPU
复位， INIT ，是低，V
IL
。 RP或INIT必须保持
低，V
IL
或用于T
PLPH
。内存复位阅读
在从复位模式和锁定收益模式
寄存器恢复到默认状态，无论
复位前的状态（见
表13 ） 。
如果RP或
INIT变低，V
IL
，在编程或擦除OP-
关合作，中止操作和存储
受影响的不再是细胞中含有有效的数据;该
内存可能需要长达吨
PLRH
中止程序
或擦除操作。
块保护。
块保护可
使用信号顶块锁， TBL勉强，
写的状态的保护， WP ，无论
锁定寄存器。
地址/地址复用（A / A MUX）公交车
操作
地址/地址复用（A / A复用）接口
脸上有一个更传统风格的界面。该显
的NAL包括一个多路复用的地址信号（ A0
12/44
