位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1195页 > M24256-BW4DW6T > M24256-BW4DW6T PDF资料 > M24256-BW4DW6T PDF资料3第3页
M24256 -B ， M24128 -B
集（POR）电路被包括在内。内部复位
保持有效，直到V
CC
电压已达到
POR阈值，并且所有的操作都显示
体健 - 该设备将不会对任何的COM回应
命令。以同样的方式，当V
CC
从下降
工作电压低于POR阈值，
所有的操作都被禁止，该设备将无法
响应任何命令。一个稳定，有效的V
CC
施加任何逻辑信号之前必须应用。
信号说明
串行时钟（ SCL ）
SCL输入引脚用于选通中的所有数据和
出的存储器中。在应用这条线在哪里
使用奴隶到总线同步到慢
呃时钟，主机必须具有漏极开路输出
放，和一个上拉电阻，必须从连接
SCL线为V
CC
。 （图3表示如何
上拉电阻器的值可以被计算） 。在
同步的大多数应用中，虽然，这种方法
nization不采用，因此上拉电阻
器是没有必要的，只要主人有
推挽（而不是开路漏极）输出。
串行数据（ SDA ）
SDA引脚是双向的，而且是用来反式
或缩小存储器的FER数据。这是一个漏极开路
输出可能是线或运算与其他开放
漏，或在公共汽车上集电极开路信号。上拉
电阻必须从SDA总线连接
到V
CC
。 （图3表示的是如何的价值
上拉电阻可以计算） 。
芯片使能（ E2 ， E1 ， E0 ）
这些芯片使能输入用于设置该值
要被看为对三至少显著
位的7位器件选择代码（B3 ， B2，B1 ） 。
这些输入必须直接连接到V
CC
或V
SS
to
建立设备选择代码。如果不整合
连接的，在E2 ， E1和E0输入在内部
读作V
IL
（见表7和表8）
写控制（ WC ）
硬件写控制引脚（ WC ）是有用的
保护存储器的整个内容从
意外的擦/写。所述写控制信号是
用于使能（WC = V
IL
）或禁用（ WC = V
IH
)
写指令来对整个存储器区。当
未连接时， WC输入在内部读作
V
IL
，被允许和写操作。
当WC = 1 ，设备选择和地址字节
是公认的，数据字节非应答
边。
请参阅应用笔记
AN404
为更
写入控制功能的详细描述。
设备操作
所述存储器装置支持我
2
C协议。
这总结在图4中，与比较
在应用笔记其它串行总线协议
AN1001.
发送到总线的数据的任何设备
被定义为一个发送器，并且任何装置
读取的数据是一个接收器。该装置
控制数据传输被称为大师，
和另一个作为从机。数据传输只能
由主器件启动，这也将提供
串行时钟进行同步。内存
设备始终在所有通信从站设备
化。
启动条件
开始是由一个高鉴定到的低转换
SDA线，而时钟，SCL是稳定的，在
高状态。启动条件必须先于任何
数据传输命令。存储器器件所
连续监控（除了一个编程期间
图3.最大R
L
值与总线电容（C
公共汽车
）为一个余
2
C总线
VCC
20
最大RP值（千欧）
16
RL
12
8
4
0
10
100
CBUS （PF ）
AI01665
RL
SDA
主
FC = 100kHz的
FC = 400kHz的
SCL
CBUS
CBUS
1000
3/19
