LTC2188
应用信息
全速率CMOS模式
在全速率CMOS模式下的数据输出（ D1_0到D1_15
和D2_0到D2_15 ） ，溢出（ OF2 ， OF1 ） ，并且数据
输出时钟（ CLKOUT
+
， CLKOUT
–
）具有CMOS输出
的水平。输出由OV供电
DD
和OGND这
从A / D转换芯电源线和地线隔离。 OV
DD
范围可以从1.1V到1.9V ，允许1.2V至1.8V的
CMOS逻辑输出。
为了获得良好的性能数字输出驱动器应
最小的容性负载。如果负载电容是大
比10pF的数字缓冲器应使用。
双倍数据速率CMOS模式
在双倍数据速率CMOS模式下，两个数据位多
路开关连接，并在每个数据引脚输出。这降低了num-
误码率的数字线路由17 ，简化电路板布线
并减少所需的输入端子的编号，以接收
的数据。数据输出（ D1_0_1 ， D1_2_3 ， D1_4_5 ，
D1_6_7, D1_8_9, D1_10_11, D1_12_13, D1_14_15,
D2_0_1, D2_2_3, D2_4_5, D2_6_7, D2_8_9, D2_10_11,
D2_12_13 ， D2_14_15 ） ，溢出（ OF2_1 ） ，并且数据
输出时钟（ CLKOUT
+
， CLKOUT
–
）具有CMOS输出
的水平。输出由OV供电
DD
和OGND这
从A / D转换芯电源线和地线隔离。 OV
DD
范围可以从1.1V到1.9V ，允许1.2V至1.8V的
CMOS逻辑输出。需要注意的是，溢出模数转换器两个
信道被复用到OF2_1销。
为了获得良好的性能数字输出驱动器应
最小的容性负载。如果负载电容是大
比10pF的数字缓冲器应使用。
双倍数据速率LVDS模式
在双倍数据速率LVDS模式下，两个数据位是多
路开关连接并且在每个差分输出端对输出。那里
是每个ADC通道8 LVDS输出的双（ D1_0_1
+
/
D1_0_1
–
通过D1_14_15
+
/D1_14_15
–
和D2_0_1
+
/
D2_0_1
–
通过D2_14_15
+
/D2_14_15
–
）为所述数字
输出数据。溢出（ OF2_1
+
/OF2_1
–
）和数据
输出时钟（ CLKOUT
+
/ CLKOUT
–
）每个人都有一个LVDS
输出对。需要注意的是，溢出两个ADC通道
被复用到OF2_1
+
/OF2_1
–
输出对。
默认情况下，输出为标准的LVDS电平： 3.5毫安
输出电流和1.25V的输出共模电压
年龄。外部100Ω差分端接电阻
需要为每个LVDS输出对。终止
电阻应尽可能靠近尽可能地
LVDS接收器。
输出由OV供电
DD
和OGND这是
分离出来自A / D转换芯电源线和地线。在LVDS
模式， OV
DD
必须是1.8V 。
可编程LVDS输出电流
在LVDS模式下，默认的输出驱动电流为3.5毫安。
此电流可通过串行编程模式中调整
控制寄存器A3 。可目前的水平1.75毫安，
2.1毫安， 2.5毫安， 3毫安， 3.5毫安， 4mA到4.5毫安。
可选的LVDS驱动器内部端接
在只使用一个外部100Ω端接大多数情况下，
电阻可提供优良的LVDS信号完整性。此外
化，可选的内部100Ω终端电阻可以
通过串行编程模式控制寄存器使能
A3 。内部端接有助于吸收任何反射
造成不完善终止在接收机。当
内部终端被激活，输出驱动电流
被加倍以保持相同的输出电压摆动。
溢流位
溢出输出位输出逻辑高电平时
模拟输入或者是过范围或欠范围。该
溢位有相同的流水线延迟的数据位。
在全速率CMOS模式下每个ADC通道都有自己的
溢销（ OF1为信道1 ， OF2为信道2）。在
DDR CMOS或DDR LVDS模式下，溢出为ADC
信道被复用到OF2_1输出。
2188f
23
