LTC2159
引脚功能
全速率CMOS输出模式
所有引脚下面有CMOS输出电平（ OGND到
O
VDD
)
D0到D15 （引脚21-28 ， 33-40 ） ：
数字输出。 D15是
的MSB。
CLKOUT
–
（引脚29 ） ：
CLKOUT倒版本
+
.
CLKOUT
+
（引脚30 ） ：
数据输出时钟。数字输出
同时作为下降沿正常过渡
CLKOUT的
+
。 CLKOUT的相
+
也可延迟
相对于数字输出通过编程模式
控制寄存器。
DNC （引脚41 ） ：
请勿连接该引脚。
作者（引脚42 ） ：
溢/下溢数字输出。是高
当溢流或下溢流发生。
双倍数据速率CMOS输出模式
所有引脚下面有CMOS输出电平（ OGND到
O
VDD
)
D0_1到D14_15 （引脚22 ， 24 ， 26 ， 28 ， 34 ， 36 ， 38 ， 40 ） ：
双数据速率数字输出。两个数据位是mul-
tiplexed到每个输出引脚。偶数个数据位（ D0，
D2，D4 ，D6 ，D8， D10 ，D12， D14 ）出现时， CLKOUT信号
+
是低的。奇数据位（ D1，D3 ，D5， D7 ，D9， D11 ，D13 ，
D15 ）出现时， CLKOUT
+
为高。
DNC （引脚21 ， 23 ， 25 ， 27 ， 33 ， 35 ， 37 ， 39 ， 41 ） ：
别
连接这两个引脚。
CLKOUT
–
（引脚29 ） ：
CLKOUT倒版本
+
.
CLKOUT
+
（引脚30 ） ：
数据输出时钟。数字输出
同时作为落下和利培正常过渡
CLKOUT的边缘荷兰国际集团
+
。 CLKOUT的相
+
也可以
被延迟，相对于由编程的数字输出
模式控制寄存器。
作者（引脚42 ） ：
溢/下溢数字输出。是高
当溢流或下溢流发生。
双倍数据速率LVDS输出模式
所有引脚下面有LVDS输出电平。输出
目前的水平是可编程的。有一个可选的
引脚之间的内部100Ω终端电阻
每个LVDS输出对。
D0_1
–
/D0_1
+
到D14_15
–
/D14_15
+
（引脚21/22 ， 23/24 ，
25/26, 27/28, 33/34, 35/36, 37/38, 39/40):
双数据
速率数字输出。两个数据位被复用到
每个差分输出对。偶数个数据位（ D0 ，D2
D4，D6 ，D8， D10 ，D12， D14 ）出现时， CLKOUT信号
+
是低的。
奇数据位（ D1，D3 ，D5， D7 ，D9， D11 ，D13 ， D15 ）
当出现CLKOUT
+
为高。
CLKOUT
–
/ CLKOUT
+
（ 39/40引脚） ：
数据输出时钟。
数字输出通常在同一时间转换
作为CLKOUT的上升沿和下降沿
+
。的相
CLKOUT
+
也可延迟相对于数字输出
通过编程方式控制寄存器。
OF
–
/作者：
+
（ 41/42引脚） ：
溢流/下溢流数字输出。
OF
+
高的溢流或下溢流发生时。
2159f
13
