MC14042B
四核透明锁存器
该MC14042B四透明锁存器与MOS构造
在一个单一的P沟道和N沟道增强型器件
单片结构。每个锁存器有一个单独的数据输入，但所有四个
锁存器共享一个公共的时钟。时钟极性（高或低），用于
通过锁存器选通的数据可以使用极性反转
输入。信息出现在数据输入转移到输出Q
并且在此期间，由极性输入所确定的时钟位Q 。
当极性输入处于逻辑“0”状态时，数据被传输
低时的时钟电平，而当极性输入处于逻辑
在高时钟电平“1 ”的状态发生转移。
http://onsemi.com
记号
图表
16
PDIP–16
P后缀
CASE 648
MC14042BCP
AWLYYWW
1
16
SOIC–16
后缀
CASE 751B
1
16
SOEIAJ–16
后缀f
CASE 966
单位
V
V
mA
mW
A
=大会地点
WL或L =晶圆地段
YY或Y =年
WW或W =工作周
1
MC14042B
AWLYWW
14042B
AWLYWW
缓冲数据输入
公共时钟
时钟极性控制
Q和Q输出
双二极管输入保护
电源电压范围为3.0 Vdc至1 8伏
可驱动两个低功耗TTL负载或一个低功耗的
肖特基TTL负载超过额定温度范围
最大额定值
（电压参考V
SS
） （注2 ）
符号
V
DD
V
in
, V
OUT
I
in
, I
OUT
P
D
T
A
T
英镑
T
L
参数
直流电源电压范围
输入或输出电压范围
（ DC或瞬态）
输入或输出电流
每个引脚（ DC或瞬态）
功耗，
每包（注3 ）
环境温度范围
存储温度范围
焊接温度
（ 8秒焊接）
价值
- 0.5至18.0
- 0.5 V
DD
+ 0.5
±
10
500
- 55 + 125
- 65 + 150
260
订购信息
°C
°C
°C
设备
MC14042BCP
MC14042BD
MC14042BDR2
MC14042BF
MC14042BFEL
MC14042BFR1
MC14042BFR2
包
PDIP–16
SOIC–16
SOIC–16
SOEIAJ–16
SOEIAJ–16
SOEIAJ–16
SOEIAJ–16
航运
2000/Box
2400/Box
2500 /磁带&卷轴
见注1 。
见注1 。
见注1 。
见注1 。
2.最大额定值是那些价值超过该设备损坏
可能会发生。
3.温度降额：
塑料“P和D / DW”套餐： - 7.0毫瓦/
_
C来自65
_
C至125
_
C
该器件包含保护电路，以防止由于高伤害
静态电压或电场。但是，必须采取预防措施，以避免
任何电压的应用中高于最大额定电压至该
高阻抗电路。为了正常工作，V
in
和V
OUT
应受限制
到范围V
SS
(V
in
或V
OUT
)
V
DD
.
未使用的输入必须始终连接到一个适当的逻辑电平（例如，
无论是V
SS
或V
DD
） 。未使用的输出必须悬空。
v
v
1.对于订购信息的EIAJ版
的SOIC封装，请联系您当地的
安森美半导体的代表。
半导体元件工业有限责任公司， 2000
1
2000年3月 - 第3版
出版订单号：
MC14042B/D
4.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
5.给出的公式只在25的典型特征
_
C.
6.要计算总电源电流在负载以外50 pF的：
其中：I
T
在
A
（每包） ，C
L
在PF， V = （V
DD
– V
SS
）在伏中，f以kHz为输入频率，以及k = 0.004 。
电气特性
（电压参考V
SS
)
总电源电流
(5.) (6.)
（动态加静态，
每包）
(C
L
= 50 pF的所有输出都
缓冲切换）
静态电流
（每包）
输入电容
(V
in
= 0)
输入电流
输出驱动电流
(V
OH
= 2.5伏）
(V
OH
= 4.6伏）
(V
OH
= 9.5伏）
(V
OH
= 13.5伏）
输入电压
“0”电平
(V
O
= 4.5或0.5伏）
(V
O
= 9.0或1.0伏）
(V
O
= 13.5或1.5伏）
输出电压
V
in
= V
DD
或0
(V
OL
= 0.4伏）
(V
OL
= 0.5伏）
(V
OL
= 1.5伏）
(V
O
= 0.5或4.5伏）
(V
O
= 1.0或9.0伏）
(V
O
= 1.5或13.5伏）
V
in
= 0或V
DD
特征
I
T
(C
L
) = I
T
（ 50 pF的） + （C
L
- 50 ） VFK
“1”电平
“1”电平
“0”电平
来源
SINK
符号
V
OH
V
OL
I
OH
V
IH
I
DD
C
in
I
OL
V
IL
I
in
I
T
V
DD
VDC
5.0
10
15
5.0
10
15
5.0
10
15
5.0
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
15
—
http://onsemi.com
– 3.0
– 0.64
– 1.6
– 4.2
4.95
9.95
14.95
0.64
1.6
4.2
民
3.5
7.0
11
MC14042B
—
—
—
—
—
—
—
—
—
—
—
– 55
_
C
3
±
0.1
0.05
0.05
0.05
最大
1.0
2.0
4.0
1.5
3.0
4.0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
– 2.4
– 0.51
– 1.3
– 3.4
4.95
9.95
14.95
0.51
1.3
3.4
民
3.5
7.0
11
—
—
—
—
—
—
—
—
—
—
—
I
T
= (1.0
μA /千赫）
F +我
DD
I
T
= (2.0
μA /千赫）
F +我
DD
I
T
= (3.0
μA /千赫）
F +我
DD
±
0.00001
典型值
(4.)
– 4.2
– 0.88
– 2.25
– 8.8
0.002
0.004
0.006
25
_
C
0.88
2.25
8.8
2.75
5.50
8.25
2.25
4.50
6.75
5.0
5.0
10
15
0
0
0
±
0.1
0.05
0.05
0.05
最大
1.0
2.0
4.0
7.5
1.5
3.0
4.0
—
—
—
—
—
—
—
—
—
—
—
—
—
– 1.7
– 0.36
– 0.9
– 2.4
4.95
9.95
14.95
0.36
0.9
2.4
民
3.5
7.0
11
—
—
—
—
—
—
—
—
—
—
—
125
_
C
±
1.0
0.05
0.05
0.05
最大
30
60
120
1.5
3.0
4.0
—
—
—
—
—
—
—
—
—
—
—
—
—
—
MADC
MADC
μAdc
μAdc
μAdc
单位
VDC
VDC
VDC
VDC
pF
MC14042B
开关特性
(7.)
(C
L
= 50 pF的，T
A
= 25
_
C)
特征
输出上升时间和下降时间
t
TLH
, t
THL
= （ 1.5纳秒/ PF ）C
L
+ 25纳秒
t
TLH
, t
THL
= （ 0.75纳秒/ PF ）C
L
+ 12.5纳秒
t
TLH
, t
THL
= （ 0.55纳秒/ PF ）C
L
+ 9.5纳秒
传播延迟时间， D到Q ，Q
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 135纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 57纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 35纳秒
传播延迟时间，时钟到Q，Q
t
PLH
, t
PHL
= （ 1.7纳秒/ PF ）C
L
+ 135纳秒
t
PLH
, t
PHL
= （ 0.66纳秒/ PF ）C
L
+ 57纳秒
t
PLH
, t
PHL
= （ 0.5纳秒/ PF ）C
L
+ 35纳秒
时钟脉冲宽度
符号
t
TLH
,
t
THL
V
DD
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
民
—
—
—
—
—
—
—
—
—
典型值
(8.)
100
50
40
220
90
60
220
90
60
150
50
40
—
—
—
最大
200
100
80
440
180
120
440
180
120
—
—
—
单位
ns
t
PLH
,
t
PHL
no
t
PLH
,
t
PHL
ns
t
WH
ns
300
100
80
—
—
—
时钟脉冲的上升时间和下降时间
t
TLH
,
t
THL
s
15
5.0
4.0
—
—
—
—
—
—
保持时间
t
h
ns
100
50
40
50
30
25
50
25
20
0
0
0
建立时间
t
su
ns
7.给出的公式只在25的典型特征
_
C.
8.数据标记为“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。
V
DD
16
20纳秒
5
6
脉冲
发电机1
4
7
13
14
D3
8
对于功耗的测试，每路输出
装有电容C
L
.
V
SS
时钟
极性
D0
D1
D2
Q0
Q0
Q1
Q1
Q2
Q2
Q3
Q3
2
3
10
9
11
12
1
15
90%
50%
数据输入
t
PLH
90%
Q输出
10%
t
TLH
Q输出
t
PHL
90%
10%
t
THL
50%
t
TLH
1
f
20纳秒
10%
t
PHL
50%
t
THL
图1.交流和功耗测试电路和时序图
（数据到输出）
http://onsemi.com
4
MC14042B
V
DD
16
脉冲
发电机1
脉冲
发电机2
5
6
4
7
13
14
注：C
L
连接到待测输出。
时钟
极性
D0
D1
D2
D3
8
V
SS
Q0
Q0
Q1
Q1
Q2
Q2
Q3
Q3
2
3
10
9
11
12
1
15
20 * NS
90%
20纳秒
50%
时钟输入
P.G. 1
10%
20纳秒
90%
50%
数据输入
P.G. 2
Q输出
90%
50%
10%
*输入时钟的上升时间为20 ns的，除了最大上升时间的考验。
t
su
t
PLH
t
h
t
WH
图2. AC测试电路和时序图
（时钟到输出）
http://onsemi.com
5
QQ：2881677436 复制
