可编程逻辑器件1024EA
在系统可编程高密度PLD
特点
高密度可编程逻辑
- 4000 PLD门
- 48个I / O引脚，两个专用输入
- 144寄存器
- 高速全球互联
- 宽输入选通高速计数器，国家
机，地址解码器等
- 小逻辑块大小为随机逻辑
新功能
100 ％的IEEE 1149.1边界扫描可测试
- ispJTAG 系统内可编程通过IEEE 1149.1
（JTAG）的测试访问端口
- 用户可选择3.3V或5V的I / O支持混色器
系统电压（V
CCIO
针）
- 漏极开路输出选项
技术
高性能
—
f
最大
= 200 MHz的最高工作频率
—
t
pd
= 4.5 ns的传播延迟
TTL兼容的输入和输出
- 电可擦除和可重复编程
- 非易失性
- 100％测试在制造时
- 未使用的产品长期关机节省电源
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备进行快速原型
提供使用和快速的系统的易用性
可编程逻辑器件速度与密度和灵活性
现场可编程门阵列
- 完整的可编程器件可以结合胶
逻辑和结构化设计
- 增强的引脚锁定功能
- 四个专用时钟输入引脚
- 同步和异步时钟
- 可编程的输出压摆率控制，以
最大限度地降低开关噪声
- 灵活的引脚布局
- 优化的全球路由池提供全球
互联
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
E
2
CMOS
功能框图
A0
Q
C7
输出路由池
0139/1024EA
输出路由池
A1
A2
A3
A4
A5
A6
A7
Q
Q
C6
逻辑
ARRAY
C5
Q
GLB
C4
C3
C2
C1
全球路由池（ GRP ）
B0 B1 B2 B3 B4 B5 B6 B7
输出路由池
C0
CLK
描述
所述可编程逻辑器件1024EA是一个高密度可编程
含144寄存器， 48通用I / O逻辑器件
引脚，两个专用输入引脚，四个专用时钟
输入引脚和一个全球路由池（ GRP ） 。玻璃钢
提供所有这些之间的完全互连
元素。在系统可编程逻辑器件1024EA设有5V的系统
通过IEEE 1149.1测试访问端口诊断功能。
在系统可编程逻辑器件1024EA设备提供非易失性
逻辑的可重编程，以及在互连
nects提供真正的可重构系统。功能性
在系统可编程逻辑器件1024架构的超集，在系统可编程逻辑器件
1024EA设备增加了用户可选择的3.3V或5V的I / O和
漏极开路输出选项。
逻辑的可编程逻辑器件1024EA设备上的基本单位是
通用逻辑块（ GLB ） 。该GLBs被标记为A0 ，
A 1 ... D7 （图1） 。共有在24 GLBs是
可编程逻辑器件1024EA设备。每个GLB有18个输入，
可编程与/或/异或阵列，和四
可配置的输出是任combinato-
里亚尔或注册。输入到GLB来自GRP
敬业投入。所有的GLB的输出被带到
回GRP使得它们可以连接到
任何其他GLB的设备上的投入。
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年6月
1024ea_01
1
特定网络阳离子
可编程逻辑器件1024EA
功能框图
图1.系统可编程逻辑器件1024EA功能框图
RESET
VCCIO
通用
逻辑块
（ GLBs ）
GOE 1 / IN 5
GOE 0 / 4 IN
C7
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
A0
A1
C6
I / O 47
I / O 46
I / O 45
I / O 44
输出布线区（ ORP ）
C5
输出布线区（ ORP ）
A3
A4
A5
A6
全球
路由
池
（ GRP ）
C4
C3
C2
C1
C0
lnput巴士
lnput巴士
A2
I / O 43
I / O 42
I / O 41
I / O 40
I / O 39
I / O 38
I / O 37
I / O 36
I / O 35
I / O 34
I / O 33
I / O 32
A7
B0
TDI
TDO
TMS
TCK
B1
B2
B3
B4
B5
B6
B7
时钟
分配
网
Megablock
输出布线区（ ORP ）
输入总线
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
I / O 16
I / O 17
I / O 18
I / O 19
I / O 20
I / O 21
I / O 22
I / O 23
I / O 24
I / O 25
I / O 26
I / O 27
I / O 28
I / O 29
I / O 30
I / O 31
该器件还具有48个I / O单元，其每一个是直接
连接到I / O引脚。每个I / O单元可单独
编程为组合输入，登记IN-
放，锁存输入，输出或双向
I / O引脚具有三态控制。信号电平为TTL
兼容电压和输出驱动器可以输出4
mA或下沉8毫安。每个输出可被编程
独立的快或慢的输出压摆率，以迷你
迈兹整体输出开关噪声。通过连接
VCCIO引脚为通用的5V或3.3V电源，I / O
输出电平可以被匹配到5V或3.3V兼容
电压。
八GLBs ， 16个I / O单元，专用输入（如果可用）
和一种氧化还原电位被连接在一起，使
Megablock （图1） 。八个GLBs的输出是
连接到由ORP一组16个通用I / O单元。
每一个可编程逻辑器件1024EA设备包含三个Megablocks 。
玻璃钢具有作为它的输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件1024EA设备的时钟都采用精选
时钟分配网络。四个专用时钟引脚
（ Y0，Y1， Y2和Y3 ）被带入分布
网络，以及5个时钟输出（ CLK 0 ， CLK 1 ， CLK 2 ，
IOCLK 0和IOCLK 1）被提供给路由时钟到
GLBs和I / O单元。时钟分配网络能够
也可以从一个特殊的时钟GLB （C 0驱动到可编程逻辑器件
1024EA设备）。本GLB的逻辑允许用户
从内部的组合创建一个内部时钟
在装置内的信号。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件1024EA的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认配置时
设备是在批量擦除状态是图腾柱结构。
漏极开路/图腾柱的选择是通过选择
该ispDesignEXPERT软件工具。
2
Y0
Y1
Y2
Y3
0139B/1024EA
特定网络阳离子
可编程逻辑器件1024EA
绝对最大额定值
1
电源电压V
cc
.................................. -0.5至+ 7.0V
输入电压应用........................ -2.5到V
CC
+1.0V
断态输出电压的应用..... -2.5到V
CC
+1.0V
存储温度................................ -65 ℃150℃
情况下的温度。与电源应用.............. -55 125°C
马克斯。结温。 （T
J
）与电源应用... 150℃
1.条件超过了上述“绝对最大额定值”，可能对器件造成永久性损坏。实用
该器件在这些或高于任何其他条件本规范的业务部门所标明的操作
是不是暗示（编程时，遵循编程规范） 。
DC推荐工作条件
符号
参数
电源电压
电源电压：输出驱动器
输入低电压
输入高电压
广告
5V
3.3V
T
A
= 0 ° C至+ 70°C
分钟。
4.75
4.75
3.0
0
2.0
马克斯。
5.25
5.25
3.6
0.8
V
cc
+1
单位
V
V
V
V
V
V
CC
V
CCIO
V
IL
V
IH
表2-0005 / 1024EA
电容（T
A
=25
o
C，F = 1.0兆赫）
符号
参数
专用输入， I / O， Y1 ， Y2 ， Y3 ，时钟电容
（商业/工业）
Y0时钟电容
典型
8
10
单位
pf
pf
测试条件
V
CC
= 5.0V, V
针
= 2.0V
V
CC
= 5.0V, V
针
= 2.0V
表2-0006 / 1024EA
C
1
C
2
擦除/重新编程规范
参数
擦除/重写数
最低
10000
最大
—
单位
周期
表2-0008 / 1024EA
4
QQ：2881677436 复制
