ZL50232
32信道语音回声消除器
数据表
特点
回声独立多通道
取消;从32个通道的64毫秒到16
128毫秒混合能力的途径
在128毫秒或64毫秒的任意组合渠道
独立的掉电模式为每个组
2通道电源管理
完全符合ITU -T G.165 ， G.168 （ 2000 ）和
（ 2002）规格
对于运营商通过所有AT&T语音质量测试
级回声消除器。
兼容ST- BUS和GCI接口处
2 Mbps的串行PCM
PCM编码，
μ / A律
ITU -T G.711或符号
大小
每个通道的传真/调制解调器G.164 2100Hz或G.165
2100Hz反相音频禁用
每个通道回声消除器的参数控制
透明的数据传输和静音
回声路径的变化快速重新收敛
完全可编程的收敛速度
获得专利的先进的非线性处理器，
高品质的主观表现
防止窄带信号
分歧和不稳定的高回声
环境
订购信息
ZL50232/QCC
ZL50232/GDC
ZL50232QCC1
100引脚LQFP
208球LBGA
100引脚LQFP *
托盘
托盘
托盘
2004年11月
*无铅雾锡
-
40 ° C至+ 85°C
9分贝到-12 dB的水平调节（3 dB步进）在所有
信号端口
所有的PCM信道的偏移归零
10 MHz或20 MHz的主时钟操作
3.3 V垫和1.8 V逻辑核心业务
5 V容限输入
IEEE- 1149.1 （ JTAG ）测试访问端口
应用
语音通过IP网络的网关
语音ATM ，帧中继
T1 / E1 / J1多通道回声消除
无线基站
回声消除池
DCME ，卫星和多路转换器系统
V
DD1 （ 3.3V ）
V
SS
V
DD2 （ 1.8 V ）
ODE
回音消除游泳池
凛
罪
MCLK
FSEL
PLL
串行
to
并行
组0
ECA / ECB
第1组
ECA / ECB
2组
ECA / ECB
组3
ECA / ECB
并行
to
串行
大败
SOUT
第4组
ECA / ECB
第5组
ECA / ECB
第6组
ECA / ECB
第7组
ECA / ECB
8组
ECA / ECB
9组
ECA / ECB
第10组
ECA / ECB
第11组
ECA / ECB
第12组
ECA / ECB
C4i
F0i
定时
单位
13组
ECA / ECB
14组
ECA / ECB
第15组
ECA / ECB
注意：
请参考图4
回声消除器
框图
IC0
RESET
微处理器接口
测试端口
DS CS R / W A10 -A0 DTA
D7-D0
IRQ TMS TDI TDO TCK TRST
图1 - ZL50232器件概述
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2004卓联半导体公司保留所有权利。
ZL50232
描述
数据表
该ZL50232语音回声消除器实现对电话语音频带回声消除具有成本效益的解决方案
符合ITU -T G.168的要求。该ZL50232架构包含了16组双回声消除器
（ECA和ECB ），其可被配置为提供两个信道的64毫秒或128一个信道
毫秒回声消除。这提供了32个通道的64毫秒到16个频道的128毫秒
回波消除或两个配置的任何组合。该ZL50232支持ITU -T G.165和G.164音
禁用要求
PLLVSS1
PLLVSS2
PLLVDD
VDD1
VDD2
MCLK
NC
IC0
IC0
IC0
IC0
IC0
VDD1
77
VSS
FSEL
NC
NC
NC
NC
NC
VSS
NC
NC
NC
78
TMS
TDI
TDO
TCK
VSS
TRSTB
IC0
RESETB
IRQB
DS
CS
读/写
DTA
NC
76
100
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
99
98
97
96
95
94
93
（ 100引脚LQFP ）
92
ZL50232QC
91
90
89
88
87
86
85
84
83
82
81
80
79
NC
NC
NC
IC0
IC0
IC0
VSS
IC0
IC0
IC0
IC0
VDD2
C4ib
Foib
凛
罪
大败
SOUT
ODE
VSS
NC
NC
NC
NC
NC
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52
VDD2
D0
D1
D2
VSS
D3
D4
D5
D6
D7
NC
NC
V
DD1
= 3.3 V
V
DD2
= 1.8 V
51
30
31
50
VSS
IC0
VSS
NC
VDD1
VDD2
A10
NC
VDD1
IC0
NC
NC
NC
A6
图2 - 100引脚LQFP
2
卓联半导体公司
NC
NC
A0
A1
A2
A3
A4
A5
A7
A8
A9
26
27
28
29
32
33
34
35
36
37
38
39
41
40
42
43
45
44
46
47
48
49
ZL50232
引脚说明
针＃
针
名字
208球LBGA
V
SS
100 PIN
LQFP
描述
数据表
A1, A3,A7,A11, A13,
5, 18, 32,
地面上。
A15， A16 ，B2，B6 ，B8，
42, 56, 69,
B12， B14 ， B15 ， B16 ，C 3， 81 ，98
C5, C7, C9, C11, C12,
C13， C14，C16 ，D4 ，D8，
D10 ，D12， D13 ，E3，E4 ，
E14 ， F13， G3，G4， G7为
G8 ， G9 ， G10 ， H7 ， H8 ，
H9 ， H10 ， H13 ， H14 ， J7 ，
J8 ， J9 ， J10 ， K7 ， K8 ， K9 ，
K10 ，K13 ，K14 ，L3，L4 ，
M13， M14， M15 ，N3，N4 ，
N5, N7, N9, N11, N13,
P2, P3, P5, P7, P9.P11,
P13 ，P14， R 2， R 14 ，
R15，R16， T1，T3 ，T7
T10, T14, T16
27, 48, 77,
正电源。
标称3.3 V （ I / O电压） 。
A5， A9 ，B10， C4 ，C8
100
B4， C10 ，D3， D5 ，D7，
D9， D11 ，D14， E13 ，F3
F4， F14 ，H3，H4 ， J13 ，
J14 ， L13 ， L14 ，M3，M4 ，
N6, N8, N10, N14, N15,
P4, P6, P8, P10, P15,
R4, R6, R8, R10, R12,
T5, T12
C6， D6 ，J3，J4 ， N12 ，
P12 ， G13 ， G14
14, 37, 64,
正电源。
标称1.8 V （核心电压） 。
91
V
DD1
V
DD2
IC0
E15 ， F15 ， A12 ， A10 ， A6 ， 7 ， 41 ， 43 ，
内部连接。
必须将这些引脚连接到V
SS
为
A2，B1 ，B3， C1，C2， D2， 65 ，66， 67 ，在正常操作。
E 2 ，J 2 ， K 2中，R1
68, 70, 71,
72, 86, 87,
88, 93, 94
A14 ，C15 ，D1， D15 ，E1
F1 ，G1， G15 ，H1， H15 ，
J1 ， J15 ， K1 ，
K15,L1,L15,F2,L2
24, 25, 26,
无连接。
这些引脚必须悬空正常
44 ， 45 ， 46 ，操作。
47, 49, 51,
52, 53, 54,
55, 73, 74,
75, 76, 78,
79, 80, 82,
83, 84, 85,
89, 99, 50
9
中断请求（开漏输出） 。
这个输出变低
当中断发生在任何通道。 IRQ返回高电平时，
所有的中断已经从中断的FIFO读
注册。一个上拉电阻（1K典型值） ，需要在此输出。
NC
IRQ
R9
4
卓联半导体公司
ZL50232
引脚说明（续）
针＃
针
名字
208球LBGA
DS
CS
读/写
DTA
R11
R13
R5
R7
100 PIN
LQFP
10
11
12
13
描述
数据表
数据选通（输入） 。
这个低电平有效的输入一起工作
与CS ，使读取和写入操作。
片选（输入） 。
这个低电平有效输入用于通过一个
微处理器激活微处理器的端口。
读/写（输入） 。
此输入控制数据的方向
在微处理器进入公交线路（ D7 - D0 ） 。
数据传输确认（开漏输出） 。
这
低电平有效的输出表明一个数据总线传输完成。
一个上拉电阻（1K典型值） ，需要在此输出。
D0..D7
T2,T4,T6,T8,T9,T11,
T13,T15
15, 16, 17,
数据总线D0 - D7 （双向） 。
这些引脚组成的8位
19 ， 20 ，微处理器端口21 ，双向数据总线。
22, 23
A0..A10
P16 ， N16 ， M16 ， L16 ， K16 ， 28 ， 29 ， 30 ，
地址A0到A10 （输入） 。
这些输入提供A10 - A0
J16 ， H16 ， G16 ，F16 ，E16 ，31，33 ，34，地址线的内部寄存器。
D16
35, 36, 38,
39, 40
ODE
B13
57
输出驱动使能（输入） 。
这个输入引脚逻辑AND'd
与主控制寄存器中的ODE位6 。当两个ODE
位和ODE输入引脚为高电平，则溃败和Sout的ST- BUS
输出被使能。
当ODE位过低或ODE输入引脚为低电平时，溃败
和Sout的ST- BUS输出为高阻态。
发送PCM信号输出（输出） 。
端口1的TDM数据输出
流。 SOUT引脚输出串行TDM数据流的
2.048 Mbps的32个频道。
接收PCM信号输出（输出） 。
端口2的TDM数据输出
流。狂胜引脚输出串行TDM数据流的
2.048 Mbps的32个频道。
发送PCM信号输入（输入） 。
端口2 TDM数据输入流。
仙引脚接收串行TDM数据流以2.048 Mbps的32
每个流道。
接收PCM信号输入（输入） 。
端口1的TDM数据输入
流。凛引脚接收串行TDM数据流的
2.048 Mbps的32个频道。
帧脉冲（输入） 。
这个输入接受并自动
标识帧同步信号，根据格式化
ST- BUS和GCI接口规范。
串行时钟（输入） 。
用于移动数据4.096 MHz的串行时钟
输入/输出的串行数据流（凛，仙罗村， S out）中。
主时钟（输入） 。
标称10 MHz或20 MHz的主时钟
输入。可以被连接到一个异步（相对于框架
信号）的时钟源。
SOUT
A8
58
大败
B9
59
罪
B11
60
凛
B7
61
F0i
B5
62
C4i
MCLK
A4
G2
63
90
5
卓联半导体公司
ZL50232
32信道语音回声消除器
数据表
特点
回声独立多通道
取消;从32个通道的64毫秒到16
128毫秒混合能力的途径
在128毫秒或64毫秒的任意组合渠道
独立的掉电模式为每个组
2通道电源管理
完全符合ITU -T G.165 ， G.168 （ 2000 ）和
（ 2002）规格
对于运营商通过所有AT&T语音质量测试
级回声消除器。
兼容ST- BUS和GCI接口处
2 Mbps的串行PCM
PCM编码，
μ / A律
ITU -T G.711或符号
大小
每个通道的传真/调制解调器G.164 2100Hz或G.165
2100Hz反相音频禁用
每个通道回声消除器的参数控制
透明的数据传输和静音
回声路径的变化快速重新收敛
完全可编程的收敛速度
获得专利的先进的非线性处理器，
高品质的主观表现
防止窄带信号
分歧和不稳定的高回声
环境
订购信息
ZL50232/QCC
ZL50232/GDC
ZL50232QCC1
100引脚LQFP
208球LBGA
100引脚LQFP *
托盘
托盘
托盘
2004年11月
*无铅雾锡
-
40 ° C至+ 85°C
9分贝到-12 dB的水平调节（3 dB步进）在所有
信号端口
所有的PCM信道的偏移归零
10 MHz或20 MHz的主时钟操作
3.3 V垫和1.8 V逻辑核心业务
5 V容限输入
IEEE- 1149.1 （ JTAG ）测试访问端口
应用
语音通过IP网络的网关
语音ATM ，帧中继
T1 / E1 / J1多通道回声消除
无线基站
回声消除池
DCME ，卫星和多路转换器系统
V
DD1 （ 3.3V ）
V
SS
V
DD2 （ 1.8 V ）
ODE
回音消除游泳池
凛
罪
MCLK
FSEL
PLL
串行
to
并行
组0
ECA / ECB
第1组
ECA / ECB
2组
ECA / ECB
组3
ECA / ECB
并行
to
串行
大败
SOUT
第4组
ECA / ECB
第5组
ECA / ECB
第6组
ECA / ECB
第7组
ECA / ECB
8组
ECA / ECB
9组
ECA / ECB
第10组
ECA / ECB
第11组
ECA / ECB
第12组
ECA / ECB
C4i
F0i
定时
单位
13组
ECA / ECB
14组
ECA / ECB
第15组
ECA / ECB
注意：
请参考图4
回声消除器
框图
IC0
RESET
微处理器接口
测试端口
DS CS R / W A10 -A0 DTA
D7-D0
IRQ TMS TDI TDO TCK TRST
图1 - ZL50232器件概述
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2004卓联半导体公司保留所有权利。
ZL50232
描述
数据表
该ZL50232语音回声消除器实现对电话语音频带回声消除具有成本效益的解决方案
符合ITU -T G.168的要求。该ZL50232架构包含了16组双回声消除器
（ECA和ECB ），其可被配置为提供两个信道的64毫秒或128一个信道
毫秒回声消除。这提供了32个通道的64毫秒到16个频道的128毫秒
回波消除或两个配置的任何组合。该ZL50232支持ITU -T G.165和G.164音
禁用要求
PLLVSS1
PLLVSS2
PLLVDD
VDD1
VDD2
MCLK
NC
IC0
IC0
IC0
IC0
IC0
VDD1
77
VSS
FSEL
NC
NC
NC
NC
NC
VSS
NC
NC
NC
78
TMS
TDI
TDO
TCK
VSS
TRSTB
IC0
RESETB
IRQB
DS
CS
读/写
DTA
NC
76
100
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25
99
98
97
96
95
94
93
（ 100引脚LQFP ）
92
ZL50232QC
91
90
89
88
87
86
85
84
83
82
81
80
79
NC
NC
NC
IC0
IC0
IC0
VSS
IC0
IC0
IC0
IC0
VDD2
C4ib
Foib
凛
罪
大败
SOUT
ODE
VSS
NC
NC
NC
NC
NC
75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52
VDD2
D0
D1
D2
VSS
D3
D4
D5
D6
D7
NC
NC
V
DD1
= 3.3 V
V
DD2
= 1.8 V
51
30
31
50
VSS
IC0
VSS
NC
VDD1
VDD2
A10
NC
VDD1
IC0
NC
NC
NC
A6
图2 - 100引脚LQFP
2
卓联半导体公司
NC
NC
A0
A1
A2
A3
A4
A5
A7
A8
A9
26
27
28
29
32
33
34
35
36
37
38
39
41
40
42
43
45
44
46
47
48
49
ZL50232
引脚说明
针＃
针
名字
208球LBGA
V
SS
100 PIN
LQFP
描述
数据表
A1, A3,A7,A11, A13,
5, 18, 32,
地面上。
A15， A16 ，B2，B6 ，B8，
42, 56, 69,
B12， B14 ， B15 ， B16 ，C 3， 81 ，98
C5, C7, C9, C11, C12,
C13， C14，C16 ，D4 ，D8，
D10 ，D12， D13 ，E3，E4 ，
E14 ， F13， G3，G4， G7为
G8 ， G9 ， G10 ， H7 ， H8 ，
H9 ， H10 ， H13 ， H14 ， J7 ，
J8 ， J9 ， J10 ， K7 ， K8 ， K9 ，
K10 ，K13 ，K14 ，L3，L4 ，
M13， M14， M15 ，N3，N4 ，
N5, N7, N9, N11, N13,
P2, P3, P5, P7, P9.P11,
P13 ，P14， R 2， R 14 ，
R15，R16， T1，T3 ，T7
T10, T14, T16
27, 48, 77,
正电源。
标称3.3 V （ I / O电压） 。
A5， A9 ，B10， C4 ，C8
100
B4， C10 ，D3， D5 ，D7，
D9， D11 ，D14， E13 ，F3
F4， F14 ，H3，H4 ， J13 ，
J14 ， L13 ， L14 ，M3，M4 ，
N6, N8, N10, N14, N15,
P4, P6, P8, P10, P15,
R4, R6, R8, R10, R12,
T5, T12
C6， D6 ，J3，J4 ， N12 ，
P12 ， G13 ， G14
14, 37, 64,
正电源。
标称1.8 V （核心电压） 。
91
V
DD1
V
DD2
IC0
E15 ， F15 ， A12 ， A10 ， A6 ， 7 ， 41 ， 43 ，
内部连接。
必须将这些引脚连接到V
SS
为
A2，B1 ，B3， C1，C2， D2， 65 ，66， 67 ，在正常操作。
E 2 ，J 2 ， K 2中，R1
68, 70, 71,
72, 86, 87,
88, 93, 94
A14 ，C15 ，D1， D15 ，E1
F1 ，G1， G15 ，H1， H15 ，
J1 ， J15 ， K1 ，
K15,L1,L15,F2,L2
24, 25, 26,
无连接。
这些引脚必须悬空正常
44 ， 45 ， 46 ，操作。
47, 49, 51,
52, 53, 54,
55, 73, 74,
75, 76, 78,
79, 80, 82,
83, 84, 85,
89, 99, 50
9
中断请求（开漏输出） 。
这个输出变低
当中断发生在任何通道。 IRQ返回高电平时，
所有的中断已经从中断的FIFO读
注册。一个上拉电阻（1K典型值） ，需要在此输出。
NC
IRQ
R9
4
卓联半导体公司
ZL50232
引脚说明（续）
针＃
针
名字
208球LBGA
DS
CS
读/写
DTA
R11
R13
R5
R7
100 PIN
LQFP
10
11
12
13
描述
数据表
数据选通（输入） 。
这个低电平有效的输入一起工作
与CS ，使读取和写入操作。
片选（输入） 。
这个低电平有效输入用于通过一个
微处理器激活微处理器的端口。
读/写（输入） 。
此输入控制数据的方向
在微处理器进入公交线路（ D7 - D0 ） 。
数据传输确认（开漏输出） 。
这
低电平有效的输出表明一个数据总线传输完成。
一个上拉电阻（1K典型值） ，需要在此输出。
D0..D7
T2,T4,T6,T8,T9,T11,
T13,T15
15, 16, 17,
数据总线D0 - D7 （双向） 。
这些引脚组成的8位
19 ， 20 ，微处理器端口21 ，双向数据总线。
22, 23
A0..A10
P16 ， N16 ， M16 ， L16 ， K16 ， 28 ， 29 ， 30 ，
地址A0到A10 （输入） 。
这些输入提供A10 - A0
J16 ， H16 ， G16 ，F16 ，E16 ，31，33 ，34，地址线的内部寄存器。
D16
35, 36, 38,
39, 40
ODE
B13
57
输出驱动使能（输入） 。
这个输入引脚逻辑AND'd
与主控制寄存器中的ODE位6 。当两个ODE
位和ODE输入引脚为高电平，则溃败和Sout的ST- BUS
输出被使能。
当ODE位过低或ODE输入引脚为低电平时，溃败
和Sout的ST- BUS输出为高阻态。
发送PCM信号输出（输出） 。
端口1的TDM数据输出
流。 SOUT引脚输出串行TDM数据流的
2.048 Mbps的32个频道。
接收PCM信号输出（输出） 。
端口2的TDM数据输出
流。狂胜引脚输出串行TDM数据流的
2.048 Mbps的32个频道。
发送PCM信号输入（输入） 。
端口2 TDM数据输入流。
仙引脚接收串行TDM数据流以2.048 Mbps的32
每个流道。
接收PCM信号输入（输入） 。
端口1的TDM数据输入
流。凛引脚接收串行TDM数据流的
2.048 Mbps的32个频道。
帧脉冲（输入） 。
这个输入接受并自动
标识帧同步信号，根据格式化
ST- BUS和GCI接口规范。
串行时钟（输入） 。
用于移动数据4.096 MHz的串行时钟
输入/输出的串行数据流（凛，仙罗村， S out）中。
主时钟（输入） 。
标称10 MHz或20 MHz的主时钟
输入。可以被连接到一个异步（相对于框架
信号）的时钟源。
SOUT
A8
58
大败
B9
59
罪
B11
60
凛
B7
61
F0i
B5
62
C4i
MCLK
A4
G2
63
90
5
卓联半导体公司
QQ：2881677436 复制
