ZL30406
SONET / SDH时钟倍频PLL
数据表
特点
符合Telcordia公司GR- 253-的抖动要求
芯为OC-48 ，OC- 12和OC -3个评分
符合ITU -T G.813对STM-抖动要求
16 ， STM -4， STM- 1速率
提供四个差分LVPECL输出时钟的
77.76 MHz的
提供了一个CML差分时钟的可编程
以19.44兆赫， 38.88兆赫， 77.76 MHz和
155.52兆赫
提供单端CMOS时钟，
19.44 MHz的
提供输出时钟使能/禁用控制
接受一个CMOS参考在19.44 MHz的
3.3 V电源
订购信息
ZL30406QGC
64引脚TQFP
ZL30406QGC1 64引脚TQFP *
*无铅雾锡
-40 ° C至+ 85°C
托盘
托盘
2005年2月
描述
该ZL30406是一个模拟锁相环（ APLL ）
旨在提供速率转换和抖动
衰减SDH （同步数字体系）
与SONET（同步光网络）
网络设备。该ZL30406产生很
满足的抖动要求低抖动时钟
符合Telcordia GR- 253 -CORE OC- 48 ， OC- 12 ， OC- 3 ， OC- 1
率和ITU -T G.813 STM - 16 ， STM- 4和STM - 1
率。
该ZL30406接受CMOS兼容参考
在19.44 MHz和产生四个差分LVPECL
输出时钟在77.76兆赫，一个CML差分
时钟可编程为19.44兆赫， 38.88兆赫，
77.76 MHz和155.52 MHz和单端
CMOS时钟频率为19.44兆赫。输出时钟可以
可以单独启用或禁用。
应用
SONET / SDH线卡
网元时钟卡
LPF
C77oEN-A
C77oEN-B
OC- CLKOEN
C77o
,
C155o
C19o ， C38o ，
CML -P / N输出
OC - CLKoP / N
C19i
频率
&期
探测器
19.44MHz
BIAS
引用&
偏置电路
环
滤波器
产量
VCO
接口
电路
C77oP/N-A
C77oP/N-B
C77oP/N-C
C77oP/N-D
C19o
VDD GND
VCC
FS1-2
C19oEN
C77oEN-C
C77oEN-D
15
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2005卓联半导体公司保留所有权利。
ZL30406
数据表
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
LPF
GND
GND
BIAS
OC- CLKOEN
C77oEN-A
C77oEN-B
C77oEN-C
C77oEN-D
GND
C77oN-A
C77oP-A
VCC
GND
C77oP-B
C77oN-B
VCC
GND
C77oN-C
C77oP-C
VCC
GND
C77oP-D
C77oN-D
VCC
64
2
4
44
6
8
10
38
12
36
14
34
16
18
20
22
24
26
28
30
32
42
40
62
60
58
56
54
52
50
48
46
65 - EP_GND
ZL30406
GND
VCC
VDD
GND
VCC
GND
VDD
GND
NC
GND
GND
NC
GND
C19o
VDD
GND
图2 - TQFP 64引脚（顶视图）
引脚说明
引脚说明表
针＃
1
2
3
4
5
6
7
8
9
10
11
名字
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
LPF
GND
GND
BIAS
地面上。
0伏。
正模拟电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
SONET / SDH的时钟（ CML输出） 。
这些输出提供一个可编程
差分CML时钟频率为19.44兆赫， 38.88兆赫， 77.76 MHz和155.52 MHz的。
的输出频率被选择以FS2和FS1引脚。
地面上。
0伏
正模拟电源。
+3.3 V ±10%
低通滤波器（模拟） 。连接到这个引脚上的外部RC网络（R
F
和C
F
)
为低通滤波器。
地面上。
0伏
地面上。
0伏
偏见。
图11给出了推荐的偏置电路。
描述
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
GND
C19i
VDD
GND
NC
GND
2
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
12
名字
OC- CLKOEN
描述
数据表
SONET / SDH时钟使能（ CMOS输入） 。
如果拉高该控制引脚使
在OC- CLKoP / N差分驱动器。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能A（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -A的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能B（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -B的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能C（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N- C的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能D（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -D输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
地面上。
0伏
正数字电源。
+3.3 V ±10%
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
正数字电源。
+3.3 V ±10%
内部连接。
该引脚连接到接地（ GND ） 。
频率选择2-1 （ CMOS输入） 。
这些输入将时钟
频率上的OC - CLKO输出。可能的输出频率是
19.44兆赫（00） ， 38.88兆赫（01） ， 77.76兆赫（10） ， 155.52兆赫（11） 。
C19o输出使能（ CMOS输入） 。
如果拉高该控制引脚使
C19o输出时钟。要将这个引脚拉低强制输出驱动器为高
阻抗状态。
地面上。
0伏
C19参考输入（ CMOS输入） 。
该引脚是一个单端输入参考
源用于同步。该引脚接受19.44兆赫。
正数字电源。
+3.3 V ±10%
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏。
地面上。
0伏
正数字电源。
+3.3 V ±10%
C19时钟输出（ CMOS输出） 。
该引脚提供一个单端CMOS
在19.44 MHz的时钟。
C77oEN-A
13
C77oEN-B
14
C77oEN-C
15
C77oEN-D
16
17
18
19
20
21
22
23
24
25
26
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
27
28
29
30
31
32
33
34
35
GND
C19i
VDD
GND
NC
GND
GND
VDD
C19o
3
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
名字
GND
NC
GND
GND
NC
GND
VDD
GND
VCC
GND
VDD
VCC
GND
VCC
C77oN-D
C77oP-D
GND
VCC
C77oP-C
C77oN-C
GND
VCC
C77oN-B
C77oP-B
GND
VCC
C77oP-A
C77oN-A
GND
EP_GND
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
正数字电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正数字电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
描述
数据表
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
裸露的芯片焊盘接地。
0伏（连接到GND）
4
卓联半导体公司
ZL30406
1.0
功能说明
数据表
该ZL30406是一个模拟锁相环这对于提供速率转换和抖动衰减
SONET / SDH OC- 48 / STM- 16 ， OC- 12 / STM -4， OC- 3 / STM - 1的应用程序。的功能框图
ZL30406示于图1和简要说明示于以下各节。
1.1
频率/相位检测器
频率/相位检测器比较输入参考信号的频率/相位与反馈
从分频器电路的信号，并提供对应于该频率/相位误差信号
两者之间的区别。这个误差信号被传递到环路滤波器电路并进行平均，以控制
VCO频率。
1.2
环路滤波器
的环路滤波器是一个低通滤波器。这种低通滤波器确保满足一个网络抖动要求
19.44 MHz的输入参考频率。该环路滤波器的转角频率是可配置的与外部
电容器和电阻器，连接到LPF引脚和接地如下所示。
ZL30406
LPF
内环路
滤波器
R
F
C
F
RF = 8.2千欧， CF = 470 nF的
（ 14 kHz的PLL带宽）
图3 - 外部环路滤波器
1.3
VCO
压控振荡器（VCO）接收来自环路滤波器的滤波后的误差信号，并基于所述
误差信号的电压，产生一个主频率。压控振荡器的输出被连接到输出接口
电路，分频VCO和缓冲器产生的时钟。
5
卓联半导体公司
ZL30406
SONET / SDH时钟倍频PLL
数据表
特点
符合Telcordia公司GR- 253-的抖动要求
芯为OC-48 ，OC- 12和OC -3个评分
符合ITU -T G.813对STM-抖动要求
16 ， STM -4， STM- 1速率
提供四个差分LVPECL输出时钟的
77.76 MHz的
提供了一个CML差分时钟的可编程
以19.44兆赫， 38.88兆赫， 77.76 MHz和
155.52兆赫
提供单端CMOS时钟，
19.44 MHz的
提供输出时钟使能/禁用控制
接受一个CMOS参考在19.44 MHz的
3.3 V电源
ZL30406QGC
ZL30406QGG1
2006年3月
订购信息
64引脚TQFP
托盘
64引脚TQFP *托盘，烘烤& Drypack
*无铅雾锡
-40 ° C至+ 85°C
描述
该ZL30406是一个模拟锁相环（ APLL ）
旨在提供速率转换和抖动
衰减SDH （同步数字体系）
与SONET（同步光网络）
网络设备。该ZL30406产生很
满足的抖动要求低抖动时钟
符合Telcordia GR- 253 -CORE OC- 48 ， OC- 12 ， OC- 3 ， OC- 1
率和ITU -T G.813 STM - 16 ， STM- 4和STM - 1
率。
该ZL30406接受CMOS兼容参考
在19.44 MHz和产生四个差分LVPECL
输出时钟在77.76兆赫，一个CML差分
时钟可编程为19.44兆赫， 38.88兆赫，
77.76 MHz和155.52 MHz和单端
CMOS时钟频率为19.44兆赫。输出时钟可以
可以单独启用或禁用。
应用
SONET / SDH线卡
网元时钟卡
LPF
C77oEN-A
C77oEN-B
OC- CLKOEN
C77o
,
C155o
C19o ， C38o ，
CML -P / N输出
OC - CLKoP / N
C19i
频率
&期
探测器
19.44MHz
C77oP/N-D
BIAS
引用&
偏置电路
环
滤波器
产量
VCO
C77oP/N-A
C77oP/N-B
C77oP/N-C
接口
电路
C19o
VDD GND
VCC
FS1-2
C19oEN
C77oEN-C
C77oEN-D
15
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2006 ，卓联半导体公司保留所有权利。
ZL30406
数据表
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
LPF
GND
GND
BIAS
OC- CLKOEN
C77oEN-A
C77oEN-B
C77oEN-C
C77oEN-D
GND
C77oN-A
C77oP-A
VCC
GND
C77oP-B
C77oN-B
VCC
GND
C77oN-C
C77oP-C
VCC
GND
C77oP-D
C77oN-D
VCC
64
2
62
60
58
56
54
52
50
48
46
44
65 - EP_GND
4
6
42
8
10
38
12
36
14
34
16
18
20
22
24
26
28
30
32
ZL30406
40
GND
VCC
VDD
GND
VCC
GND
VDD
GND
NC
GND
GND
NC
GND
C19o
VDD
GND
图2 - TQFP 64引脚（顶视图）
变更摘要
下表捕获从2005年2月号的变化。
页面
1
项
变化
更新订购信息。
引脚说明
引脚说明表
针＃
1
2
3
4
5
6
7
名字
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
地面上。
0伏。
正模拟电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
SONET / SDH的时钟（ CML输出） 。
这些输出提供一个可编程
差分CML时钟频率为19.44兆赫， 38.88兆赫， 77.76 MHz和155.52 MHz的。
的输出频率被选择以FS2和FS1引脚。
地面上。
0伏
正模拟电源。
+3.3 V ±10%
描述
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
GND
C19i
VDD
GND
NC
GND
2
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
8
9
10
11
12
名字
LPF
GND
GND
BIAS
OC- CLKOEN
描述
数据表
低通滤波器（模拟） 。连接到这个引脚上的外部RC网络（R
F
和C
F
)
为低通滤波器。
地面上。
0伏
地面上。
0伏
偏见。
图11给出了推荐的偏置电路。
SONET / SDH时钟使能（ CMOS输入） 。
如果拉高该控制引脚使
在OC- CLKoP / N差分驱动器。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能A（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -A的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能B（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -B的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能C（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N- C的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能D（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -D输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
地面上。
0伏
正数字电源。
+3.3 V ±10%
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
正数字电源。
+3.3 V ±10%
内部连接。
该引脚连接到接地（ GND ） 。
频率选择2-1 （ CMOS输入） 。
这些输入将时钟
频率上的OC - CLKO输出。可能的输出频率是
19.44兆赫（00） ， 38.88兆赫（01） ， 77.76兆赫（10） ， 155.52兆赫（11） 。
C19o输出使能（ CMOS输入） 。
如果拉高该控制引脚使
C19o输出时钟。要将这个引脚拉低强制输出驱动器为高
阻抗状态。
地面上。
0伏
C19参考输入（ CMOS输入） 。
该引脚是一个单端输入参考
源用于同步。该引脚接受19.44兆赫。
正数字电源。
+3.3 V ±10%
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏。
C77oEN-A
13
C77oEN-B
14
C77oEN-C
15
C77oEN-D
16
17
18
19
20
21
22
23
24
25
26
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
27
28
29
30
31
32
GND
C19i
VDD
GND
NC
GND
3
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
名字
GND
VDD
C19o
GND
NC
GND
GND
NC
GND
VDD
GND
VCC
GND
VDD
VCC
GND
VCC
C77oN-D
C77oP-D
GND
VCC
C77oP-C
C77oN-C
GND
VCC
C77oN-B
C77oP-B
GND
VCC
C77oP-A
C77oN-A
GND
EP_GND
地面上。
0伏
正数字电源。
+3.3 V ±10%
描述
数据表
C19时钟输出（ CMOS输出） 。
该引脚提供一个单端CMOS
在19.44 MHz的时钟。
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
正数字电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正数字电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
裸露的芯片焊盘接地。
0伏（连接到GND）
4
卓联半导体公司
ZL30406
1.0
功能说明
数据表
该ZL30406是一个模拟锁相环这对于提供速率转换和抖动衰减
SONET / SDH OC- 48 / STM- 16 ， OC- 12 / STM -4， OC- 3 / STM - 1的应用程序。的功能框图
ZL30406示于图1和简要说明示于以下各节。
1.1
频率/相位检测器
频率/相位检测器比较输入参考信号的频率/相位与反馈
从分频器电路的信号，并提供对应于该频率/相位误差信号
两者之间的区别。这个误差信号被传递到环路滤波器电路并进行平均，以控制
VCO频率。
1.2
环路滤波器
的环路滤波器是一个低通滤波器。这种低通滤波器确保满足一个网络抖动要求
19.44 MHz的输入参考频率。该环路滤波器的转角频率是可配置的与外部
电容器和电阻器，连接到LPF引脚和接地如下所示。
ZL30406
LPF
内环路
滤波器
R
F
C
F
RF = 8.2千欧， CF = 470 nF的
（ 14 kHz的PLL带宽）
图3 - 外部环路滤波器
1.3
VCO
压控振荡器（VCO）接收来自环路滤波器的滤波后的误差信号，并基于所述
误差信号的电压，产生一个主频率。压控振荡器的输出被连接到输出接口
电路，分频VCO和缓冲器产生的时钟。
5
卓联半导体公司
ZL30406
SONET / SDH时钟倍频PLL
数据表
特点
符合Telcordia公司GR- 253-的抖动要求
芯为OC-48 ，OC- 12和OC -3个评分
符合ITU -T G.813对STM-抖动要求
16 ， STM -4， STM- 1速率
提供四个差分LVPECL输出时钟的
77.76 MHz的
提供了一个CML差分时钟的可编程
以19.44兆赫， 38.88兆赫， 77.76 MHz和
155.52兆赫
提供单端CMOS时钟，
19.44 MHz的
提供输出时钟使能/禁用控制
接受一个CMOS参考在19.44 MHz的
3.3 V电源
订购信息
ZL30406QGC
64引脚TQFP
ZL30406QGC1 64引脚TQFP *
*无铅雾锡
-40 ° C至+ 85°C
托盘
托盘
2005年2月
描述
该ZL30406是一个模拟锁相环（ APLL ）
旨在提供速率转换和抖动
衰减SDH （同步数字体系）
与SONET（同步光网络）
网络设备。该ZL30406产生很
满足的抖动要求低抖动时钟
符合Telcordia GR- 253 -CORE OC- 48 ， OC- 12 ， OC- 3 ， OC- 1
率和ITU -T G.813 STM - 16 ， STM- 4和STM - 1
率。
该ZL30406接受CMOS兼容参考
在19.44 MHz和产生四个差分LVPECL
输出时钟在77.76兆赫，一个CML差分
时钟可编程为19.44兆赫， 38.88兆赫，
77.76 MHz和155.52 MHz和单端
CMOS时钟频率为19.44兆赫。输出时钟可以
可以单独启用或禁用。
应用
SONET / SDH线卡
网元时钟卡
LPF
C77oEN-A
C77oEN-B
OC- CLKOEN
C77o
,
C155o
C19o ， C38o ，
CML -P / N输出
OC - CLKoP / N
C19i
频率
&期
探测器
19.44MHz
BIAS
引用&
偏置电路
环
滤波器
产量
VCO
接口
电路
C77oP/N-A
C77oP/N-B
C77oP/N-C
C77oP/N-D
C19o
VDD GND
VCC
FS1-2
C19oEN
C77oEN-C
C77oEN-D
15
图1 - 功能框图
1
卓联半导体公司
卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。
版权所有2003-2005卓联半导体公司保留所有权利。
ZL30406
数据表
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
LPF
GND
GND
BIAS
OC- CLKOEN
C77oEN-A
C77oEN-B
C77oEN-C
C77oEN-D
GND
C77oN-A
C77oP-A
VCC
GND
C77oP-B
C77oN-B
VCC
GND
C77oN-C
C77oP-C
VCC
GND
C77oP-D
C77oN-D
VCC
64
2
4
44
6
8
10
38
12
36
14
34
16
18
20
22
24
26
28
30
32
42
40
62
60
58
56
54
52
50
48
46
65 - EP_GND
ZL30406
GND
VCC
VDD
GND
VCC
GND
VDD
GND
NC
GND
GND
NC
GND
C19o
VDD
GND
图2 - TQFP 64引脚（顶视图）
引脚说明
引脚说明表
针＃
1
2
3
4
5
6
7
8
9
10
11
名字
GND
VCC1
VCC
OC- CLKON
OC- CLKoP
GND
VCC2
LPF
GND
GND
BIAS
地面上。
0伏。
正模拟电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
SONET / SDH的时钟（ CML输出） 。
这些输出提供一个可编程
差分CML时钟频率为19.44兆赫， 38.88兆赫， 77.76 MHz和155.52 MHz的。
的输出频率被选择以FS2和FS1引脚。
地面上。
0伏
正模拟电源。
+3.3 V ±10%
低通滤波器（模拟） 。连接到这个引脚上的外部RC网络（R
F
和C
F
)
为低通滤波器。
地面上。
0伏
地面上。
0伏
偏见。
图11给出了推荐的偏置电路。
描述
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
GND
C19i
VDD
GND
NC
GND
2
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
12
名字
OC- CLKOEN
描述
数据表
SONET / SDH时钟使能（ CMOS输入） 。
如果拉高该控制引脚使
在OC- CLKoP / N差分驱动器。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能A（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -A的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能B（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -B的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能C（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N- C的输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
C77时钟输出使能D（ CMOS输入） 。
如果拉高该控制引脚
使C77oP / N -D输出时钟。拉此输入低电平禁止输出
时钟，而不去激活差分驱动器。
地面上。
0伏
正数字电源。
+3.3 V ±10%
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
没有内部粘合连接。悬空。
正数字电源。
+3.3 V ±10%
内部连接。
该引脚连接到接地（ GND ） 。
频率选择2-1 （ CMOS输入） 。
这些输入将时钟
频率上的OC - CLKO输出。可能的输出频率是
19.44兆赫（00） ， 38.88兆赫（01） ， 77.76兆赫（10） ， 155.52兆赫（11） 。
C19o输出使能（ CMOS输入） 。
如果拉高该控制引脚使
C19o输出时钟。要将这个引脚拉低强制输出驱动器为高
阻抗状态。
地面上。
0伏
C19参考输入（ CMOS输入） 。
该引脚是一个单端输入参考
源用于同步。该引脚接受19.44兆赫。
正数字电源。
+3.3 V ±10%
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏。
地面上。
0伏
正数字电源。
+3.3 V ±10%
C19时钟输出（ CMOS输出） 。
该引脚提供一个单端CMOS
在19.44 MHz的时钟。
C77oEN-A
13
C77oEN-B
14
C77oEN-C
15
C77oEN-D
16
17
18
19
20
21
22
23
24
25
26
GND
VDD
NC
NC
NC
VDD
IC
FS2
FS1
C19oEN
27
28
29
30
31
32
33
34
35
GND
C19i
VDD
GND
NC
GND
GND
VDD
C19o
3
卓联半导体公司
ZL30406
引脚说明表（续）
针＃
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
名字
GND
NC
GND
GND
NC
GND
VDD
GND
VCC
GND
VDD
VCC
GND
VCC
C77oN-D
C77oP-D
GND
VCC
C77oP-C
C77oN-C
GND
VCC
C77oN-B
C77oP-B
GND
VCC
C77oP-A
C77oN-A
GND
EP_GND
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
地面上。
0伏
没有内部粘合连接。悬空。
地面上。
0伏
正数字电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正数字电源。
+3.3 V ±10%
正模拟电源。
+3.3 V ±10%
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
描述
数据表
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
正模拟电源。
+3.3 V ±10%.
C77时钟输出（ LVPECL输出） 。
这些输出提供一个差
LVPECL时钟频率为77.76兆赫。未使用的端口LVPECL应留有未结束
降低电源电流。
地面上。
0伏
裸露的芯片焊盘接地。
0伏（连接到GND）
4
卓联半导体公司
ZL30406
1.0
功能说明
数据表
该ZL30406是一个模拟锁相环这对于提供速率转换和抖动衰减
SONET / SDH OC- 48 / STM- 16 ， OC- 12 / STM -4， OC- 3 / STM - 1的应用程序。的功能框图
ZL30406示于图1和简要说明示于以下各节。
1.1
频率/相位检测器
频率/相位检测器比较输入参考信号的频率/相位与反馈
从分频器电路的信号，并提供对应于该频率/相位误差信号
两者之间的区别。这个误差信号被传递到环路滤波器电路并进行平均，以控制
VCO频率。
1.2
环路滤波器
的环路滤波器是一个低通滤波器。这种低通滤波器确保满足一个网络抖动要求
19.44 MHz的输入参考频率。该环路滤波器的转角频率是可配置的与外部
电容器和电阻器，连接到LPF引脚和接地如下所示。
ZL30406
LPF
内环路
滤波器
R
F
C
F
RF = 8.2千欧， CF = 470 nF的
（ 14 kHz的PLL带宽）
图3 - 外部环路滤波器
1.3
VCO
压控振荡器（VCO）接收来自环路滤波器的滤波后的误差信号，并基于所述
误差信号的电压，产生一个主频率。压控振荡器的输出被连接到输出接口
电路，分频VCO和缓冲器产生的时钟。
5
卓联半导体公司
QQ：2880707522 复制
