ZL10100
数据表
典型的应用为晶体振荡器被包含在图9中也说明了如何一个4兆赫
参考信号可以耦合出进一步的PLL频率合成器，诸如在所述上转换器部
双变换调谐器。
相位检测器的输出馈送一个电荷泵和环路放大器，它具有一个外部环路中使用时
滤波器和高电压晶体管，集成电流脉冲到可变电抗器的线路电压，用于控制
振荡器。
可编程除法器输出FPD除以2和基准分频器输出FCOMP可以切换到
P0口的设备编程到测试模式。测试模式在表2中说明。
2.0
程序设计
该ZL10100是通过一个I2C数据总线控制，并与标准和快速模式格式兼容。
数据和时钟馈在SDA和SCL分别由线I2C总线格式的定义。该设备可以
要么接受数据（写入模式） ，或发送数据（读模式） 。最低位地址字节（R / W）设置设备插入
写模式，如果它是低，并且读模式，如果它是高的。表3，图4和图5示出的数据的格式。该设备可以
进行编程，以向多个地址作出响应，这使得能够使用多于一个的装置中的I 2 C总线
系统。表5示出了如何将地址选通过施加电压到“ ADD ”的输入。当该装置
接收到有效的地址字节，它拉在确认期间， SDA线拉低，并在之后
确认时间接收更多的数据字节后。当该装置被编程到读模式中，
控制器接收的数据必须在所有状态字节将SDA线拉低应答周期来读取另一个
状态字节。如果控制器出现故障，在此期间将SDA线为低电平时，器件会产生一个内部STOP
条件下，抑制进一步的阅读。
2.1
写模式
参照表5 ，字节2和3包含频率信息比特214-20以下。 4个字节的控制
合成器基准分频器比率，参见表1和电荷泵设置，参见表6字节5控制测试
模式，请参照表2和输出口P0 。
接收和正确地址的确认（ 1字节）后，后面的字节的第1位决定
是否该字节被解释为一个字节2或4 ，逻辑“0” ，表示字节2 ，和逻辑“1”表示一个字节（四）有
解释这个字节可以采用字节2或4以下数据字节将被分别解释为字节3或5 。
在接到两个完整的数据字节，额外的数据字节可以输入，其中字节解释如下
相同的程序，而无需重新处理该设备。这个过程一直持续到一个停止条件
收到。可以将任何数据字节后产生的停止条件，若一个字节中但是它发生
变速器，前一字节数据将被保留。为了便于顺利微调，频率数据字节只
之后高频数据的所有15位的设备接受已收到，或者停止产生后
条件。
2.2
读取模式
当该装置处于读出模式时，从设备读出状态字节取表4中所示的形式。
第1位（上电复位）是上电复位指示器，并且它被设置为逻辑'1' ，如果Vcc电源给设备已下降
到低于3V （在25℃ ），例如，当设备被初始导通。上电复位复位为“0”时，读序列
按STOP命令终止。当POR被设置为高则表明编程信息可能有
被损坏的器件复位到上电状态。
2位（ FL ）指示是否合成器锁相环，一个逻辑“1”是本如果设备被锁定，以及一个逻辑
“0” ，如果该装置被解锁。
5
卓联半导体公司
QQ：2880707522 复制
