Zi050

模拟锁相环

用户手册

编

号

ZTEIC-ASIC-ZI050-007

V1.0

版本号

深圳市中兴集成电路设计有限责任公司

2002

年

2

月

模拟锁相环用户手册(V1.0)

目

½

1

2

简介...........................................................................................................................................................

1

Zi050

模块

................................................................................................................................................ 4

2.1

2.2

Zi050

模块结构

........................................................................................................................ 5

鉴相器

....................................................................................................................................... 5

2.3

2.4

2.5

2.6

2.7

2.8

3

4

鉴相器增益

............................................................................................................................ 6

LOS

和

LOSIN........................................................................................................................ 7

环路滤波器

............................................................................................................................... 7

VCXO........................................................................................................................................ 8

振荡器老化........................................................................................................................ 8

绝对拉偏范围

APR

........................................................................................................... 8

工½原理...................................................................................................................................................

8

应用...........................................................................................................................................................

9

4.1

4.2

4.3

4.4

5

6

7

时钟恢复和数据再定时

..................................................................................................... 9

时钟恢复

OUT2

.................................................................................................................. 10

频率½换

倍频

............................................................................................................. 11

时钟平滑

................................................................................................................................. 13

外½尺寸.................................................................................................................................................

14

输出频点.................................................................................................................................................

14

产品型号定义

......................................................................................................................................... 15

I

模拟锁相环用户手册(V1.0)

1

简介

中兴集成的Zi050模块是一种专为用户设计的锁相环PLL方案经过简单的设计后根据用

户要求自行设计½通滤波器的 R

1

R

f

C

f

参数

的整½

可用于时钟提取和数据恢复 频率变换以及时钟信号

VCXO

所以该芯片具有很½的稳定性和

可靠性和质量

该ASIC器件包

由于锁相环电路集成了一个压控石英晶½振荡器

良½的抖动性½

高集成度的模块½提供其它器件无法比拟的性½

括以下功½块 鉴相器 环路滤波用运算放大器 输入信号丢失报警器 信号报警的同时 输出时钟

信号频率返回到标称值

封装½式为表面贴装

VCXO 以及可自行配½的 2 分频电路

VCXO的频率输出OUT1和分频输出OUT2可根据客户要求

在加工时进行

n

灵活的配½ 锁相环在应用时需要选择适½的外部器件 主要是一些常用的电阻和电容 用于构成环

路滤波器

特点

1 ）带石英稳定的VCXO的锁相环

2 ）输出抖动小于20ps的

3) 信号丢失报警

4) 信号丢失报警后时钟返回到标称频率

5 ）输入信号从8 KB /秒到65.536 Mb / s的

6) 封装为表面贴装

7) 三态输出

8) 用户指定的锁相环环路响应

9 ） NRZ数据兼容

10) 电源电压+5.0V +3.3V 可选

优点

本公司可提供相应½件来帮助选择环路滤波器的 R

1

R

f

C

f

参数

1) 混合模块方案

2) 减少设计时间

3) 增加环路稳定度

4) 减少电路板的空间

5) 减少元件数

表

1 Zi050

电参数

1

模拟锁相环用户手册(V1.0)

参数

输入NRZ数据速率

输入RZ数据或时钟速率

输出标称频率

OUT1

OUT2

2

1

符号

DATAIN

DATAIN

OUT1

最小

0.008

0.008

12.0

最大

65.536

32.768

65.536

单½

兆赫

兆赫

兆赫

OUT2

V

DD

I

DD

0.05

4.5

25

32.768

5.5

60

兆赫

V

mA

电源电压

功耗(V

DD

=4.5 V)

输出电压 (V

DD

=4.5 V):

输出逻辑高电平

输出逻辑½电平

传输时间 :

上升时间（ 0.5 V至2.5 V ）

下降时间（ 2.5 V至0.5 V ）

占空比 4:

OUT1

OUT2

RCLK

输入数据:

输入逻辑高电平

3

3

3

VOH

VOL

2.5

-

-

0.5

V

V

3

t

R

t

F

0.5

0.5

5

5

ns

ns

SYM1

SYM2

RCLK

40

45

40

60

55

60

%

%

%

VIH

3

2.0

-

50

见图4 。

-

0.8

-

V

V

千赫

PPM / V

输入逻辑½电平

控制电压带½

VIL

BW

（ -3分贝，V

C

=2.50 V)

灵敏度@ V

C

=V

O

标称频率:

OUT1

OUT2

鉴相器增益

OUT1

OUT2

K

D

-75 PPM

-75 PPM

75 PPM

75 PPM

PPM从FOUT1

PPM从fout2

弧度/ V

F / V

C

-0.53 X数据密度

2

模拟锁相环用户手册(V1.0)

1)

对于RZ数据流曼彻斯特编码的数据流和输入时钟恢复的应用输出时钟信号必需是输

入时钟信号的两倍 这样才可以½输入时钟信号被锁定

2)

3)

OUT2是OUT1的多次分频后的输出也可以不要

器件代码可参看图

15

图

1

对这些参数进行了定义 图

2

说明在所有参数½测试和确认下 相½于五门 MTTL 的

负½½回路和工½条件

4)

5)

ON时间/期限是对称的

如图

1

VS = 1.4V的TTL

½ DATAIN 在 256 个时钟周期内信号没有变化 信号丢失报警端 LOS 会被½ 1 ½ DATAIN 的

信号重新变化时

LOS 又被½ 0

Tr

VOH

Vs

VOL

龙泰

Tf

税=龙泰/周期* 100 ％

期

图

1

传输时间

650

VDD

Vc

5.0V

VDC

4.5V

VDC

RDATA ， RCLK

失去感到GND

15pF

1.83K

0.1uF

图

2

表

2

引脚定义

输出负½½

3