XRT91L33

STS - 12 / STS - 3多速率时钟及数据恢复单元

2008年8月

REV 。 V1.0.0

特点

执行时钟和数据恢复选择

的622.08 Mbps的数据（STS -12 / STM -4）或155.52

Mbps的（STS -3 / STM -1）的NRZ数据

应用

SONET / SDH为基础的传输系统

添加/插复用器

交叉连接设备

ATM和多业务交换机，路由器和

交换机/路由器

符合Telcordia公司， ANSI和ITU -T G.783和G.825

SDH抖动要求，包括T1.105.03 - 2002

SONET抖动容限规范和GR- 253

CORE ， GR- 253 ILR SONET抖动规格。

锁定输出引脚监测数据运行长度和

从参考时钟频率漂移

数据重新采样在输出

高有效的信号检测（ SIGD ） LVPECL输入

低抖动，高速输出，支持LVPECL和

低功耗LVDS端接

DSLAM设备

SONET / SDH测试设备

DWDM终端设备

概述

该XRT91L33是一个完全集成的多速率时钟

和数据恢复（CDR ）装置，用于SONET / SDH的

622.08 Mbps的STS-12 / STM-4或155.52 Mbps的STS-3 /

STM-1的应用。该器件提供时钟和

数据恢复（ CDR ），通过同步功能，其

片上压控振荡器（ VCO ）的

输入的串行数据加扰的非归零（ NRZ）码

数据流。

图1

示出的方框图

该XRT91L33 。

19.44 MHz的参考频率LVTTL输入

低功耗： 215 mW的典型

3.3V电源

20引脚TSSOP封装

需要一个外部电容

PLL旁路操作方便调试板

过程

ESD大于2kV的所有引脚

F

IGURE

1. B

LOCK

D

作者IAGRAM

XRT91L33

STS12_MODE

REFCK

19.44 MHz的

CAP +

1U F

CAP +

TEST

RX LOOP

滤波器

PLL

迪FF erential

接收器

RXDIP

RXDIN

外

100R

终止

国内

偏置

rxdatain

RECVD-

DATAOUT

LVDS / LVPECL

输出驱动器

STS-12/3

or

STM-4/1

时钟和数据

恢复

CDR

0

rxdop

RXDON

1

RECVD-

CLKOUT

RXCLKOP

RXCLKON

LOCK

LCKTOREFN

SIGD

MUTE（静音）

RXDO

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT91L33

STS - 12 / STS - 3多速率时钟及数据恢复单元

时钟和数据恢复概述

时钟和数据恢复（CDR）单元的差分接收器接收高速NRZ串行数据，并

生成具有频率等于输入数据的时钟。该CDR块使用参考时钟

培训和监督它的时钟恢复PLL 。在启动时， PLL锁定到本地参考时钟。一旦这

实现的，在PLL试图锁定到输入的接收串行数据流。每当恢复

从本地参考时钟频率超过大约± 500ppm的时钟频率偏差，该

时钟恢复PLL将切换并锁定放回本地参考时钟，并宣布锁定的损失。

当失锁或信号事件的损失时， CDR将继续提供一个恢复的时钟

（基于本地参考）成帧器/映射器设备。在LOS条件发生时，无论SIGD或

LCKTOREFN低。在这种情况下，接收串行数据输出被强制为逻辑零的状态的整个

持续的LOS状态。这作为一个在接收LOS功能的数据静音，以防止随机噪声

被误解为有效的输入数据。当SIGD再次变为有效，则恢复时钟

确定为± 500ppm的精度范围内相对于所述本地参考源和LOS为不再

声明，时钟恢复PLL ，将切换并锁定放回传入接收串行数据流。

REV 。 V1.0.0

F

IGURE

2. 20引脚TSSOP

F

XRT91L33 （T

OP

V

IEW

)

1

2

3

4

5

6

7

8

9

10

VDDA

RXDIP

RXDIN

VSSA

LOCK

STS12_MODE

REFCK

LCKTOREFN

VSS

VDD

VDDA

VSSA

CAP +

CAP-

TEST

SIGD

rxdop

RXDON

RXCLKOP

RXCLKON

20

19

18

17

16

15

14

13

12

11

T

ABLE

1: O

RDERING

I

载文信息

P

艺术

N

棕土

XRT91L33IG

XRT91L33IG-F

P

ACKAGE

20引脚TSSOP封装

20引脚TSSOP无铅封装

O

操作摄像机

T

emperature

R

ANGE

-40

°

C至+ 85

°

C

-40

°

C至+ 85

°

C

2

XRT91L33

REV 。 V1.0.0

STS - 12 / STS - 3多速率时钟及数据恢复单元

FEATURES......................................................................................................................... 1

应用................................................................................................................. 1

一般DESCRIPTION................................................................................................. 1

F

IGURE

1. B

LOCK

D

作者IAGRAM

XRT91L33 ...................................................................................................................................... 1

C

锁定和

D

ATA

R

ECOVERY

O

概要

....................................................................................................... 2

F

IGURE

2. 20引脚TSSOP

F

XRT91L33 （T

OP

V

IEW

) .................................................................................................................... 2

T

ABLE

1: O

RDERING

I

载文信息

................................................................................................................................................... 2

1.0引脚说明.............................................................................................................................. 4

T

ABLE

2: P

IN

D

ESCRIPTION

T

ABLE

................................................................................................................................................... 4

..................................................................................................................................................................... 5

2.0功能描述............................................................................................................... 6

2.1

2.2

2.3

2.4

2.5

参考时钟输入...........................................................................................................................

接收时钟和数据恢复............................................. .................................................. .....

外部接收回路的滤波电容............................................. ..........................................

STS - 12 / STM -4和STS - 3 / STM - 1的操作方式................................ ...........................................

信号检测.......................................................................................................................................

6

6

6

6

6

F

IGURE

3. C

ONTROL

D

IAGRAM

F

OR

S

IGNAL

D

ETECTION

C

IRCUIT和

PLL牛逼

美东时间

O

PERATION

............................................................ 7

2.6锁定检测........................................................................................................................................... 7

2.7 PLL试运行................................................................................................................................... 7

T

ABLE

3: S

IGNAL

D

ETECT和

PLL测试

PERATION

C

ONTROL

.................................................................................................... 8

3.0电气特性..................................................................................................... 9

3.1绝对最大额定值................................................................................................................... 9

T

ABLE

4: A

BSOLUTE

M

AXIMUM

R

ATINGS

........................................................................................................................................... 9

3.2工作条件.............................................................................................................................. 9

T

ABLE

5: R

ECOMMENDED

O

操作摄像机

C

ONDITIONS

.......................................................................................................................... 9

3.3 LVPECL单端输入和输出直流特性......................................... ......... 9

T

ABLE

6 ： LVPECL S

炉火

E

NDED

I

NPUTS和

O

UTPUTS

................................................................................................................. 9

3.4 LVPECL差分输入和输出直流特性.......................................... ....... 10

T

ABLE

7 ： LVPECL

。微分

I

NPUTS和

O

UPUTS

.................................................................................................................. 10

F

IGURE

4. D

。微分电压摆幅释义

(

输入或输出

)

时钟和数据

................................................... 10

T

ABLE

8 ： LVDS

UTPUTS

............................................................................................................................................................. 10

T

ABLE

9 ：我LVTTL

NPUTS

................................................................................................................................................................ 11

3.5交流特性................................................................................................................................ 11

T

ABLE

10: P

ERFORMANCE

S

PECIFICATIONS

.................................................................................................................................... 11

4.0抖动性能.................................................................................................................... 12

4.1 SONET抖动要求................................................................................................................. 12

4.1.1 RX抖动容限： .......................................................................................................................................... 12

F

IGURE

5. GR- 253 / G.783

伊特尔

T

OLERANCE

M

ASK

..................................................................................................................... 12

F

IGURE

6. XRT91L33

伊特尔

T

OLERANCE AT

155 M

BPS

OC3 / STM - 1 ............................................. ............................................. 13

F

IGURE

7. XRT91L33

伊特尔

T

OLERANCE AT

622 M

BPS

OC12 / STM- 4 ............................................. ........................................... 13

4.1.2抖动GENERATION................................................................................................................................................ 13

5.0高速输出..................................................................................................................... 14

F

IGURE

8. H

室内运动场

S

撒尿

O

UTPUTS

， LVDS牛逼

发芽

.................................................................................................................. 14

F

IGURE

9. H

室内运动场

-S

撒尿

O

UTPUTS

， LVPECL牛逼

发芽选项

............................................................................................... 14

6.0重采样数据和时钟输出............................................ ...................................... 15

F

IGURE

10. O

安输出

D

ATA和

C

锁定后，

R

ESAMPLING

............................................................................................................ 15

T

ABLE

11: O

安输出

T

即时通信

............................................................................................................................................................ 15

7.0包装尺寸.................................................................................................................... 16

T

ABLE

12: R

EVISION

H

ISTORY

........................................................................................................................................................ 16

3

XRT91L33

STS - 12 / STS - 3多速率时钟及数据恢复单元

1.0引脚说明

T

ABLE

2: P

IN

D

ESCRIPTION

T

ABLE

N

AME

VDDA

RXDIP

L

伊维尔基尼

PWR

LVDS / PECL

T

YPE

PWR

I

P

IN

1

2

3.3V电源

接收数据输入的正端。高速输出时钟

（ RXCLKOP / N），从该高速差分回收

inupt数据。

接收数据输入的负端。高速输出

时钟（ RXCLKOP / N），从该高速differen-回收

TiAl基输入数据。

接地引脚

D

ESCRIPTION

REV 。 V1.0.0

RXDIN

LVDS / PECL

I

3

VSSA

PWR

PWR

4

LOCK

LVPECL

O

5

高电平以指示该PLL被锁定到的串行数据

输入和有效的时钟和数据是存在于串行输出

（ RXDOP / N和RXCLKOP / N ） 。该锁将去下不活跃

满足下列条件：

如果SIGD置为低电平

如果LCKTOREFN置为低电平

如果VCO已经从本地参考渐行渐远

时钟， REFCK ，由超过+/- 500ppm的

STS12_MODE

REFCK

LVTTL

LVTTL

I

I

6

7

STS-12或STS -3模式的选择。置高选择

STS-12的操作。为STS - 3操作设置为低

当地的19.44 MHz参考时钟输入的CDR 。 REFCK是

用于在上电期间的PLL相位调整。这也

作为在没有串行输入的一个稳定的时钟源

数据。

锁定REFCK输入。当置为低电平时，此引脚使输出

把时钟， RXCLKOP / N在+/-的500ppm的召开

输入参考时钟REFCL并强制RXDOP / N为低

状态。

接地引脚

3.3V电源

高速时钟输出，负极。这个时钟恢复

从接收数据输入（ RXDIP / N），并支持任

LVDS或LVPECL终止

高速时钟输出，正该时钟由回收

接收数据输入（ RXDIP / N），并支持LVDS或

LVPECL 。终止

高速输出，负这是在重定时版本

回收从RXDIP / N个数据流，可以是在任一的LVDS

LVPECL或终止

高速输出，阳性。这是该重定时版本

回收从RXDIP / N个数据流，并且可以在任一

LVDS或LVPECL终止

LCKTOREFN

LVTTL

I

8

VSS

VDD

RXCLKON

PWR

PWR

LVDS /

LVPECL

LVDS /

LVPECL

LVDS /

LVPECL

LVDS /

LVPECL

PWR

PWR

O

9

10

11

RXCLKOP

O

12

RXDON

O

13

rxdop

O

14

4

XRT91L33

REV 。 V1.0.0

STS - 12 / STS - 3多速率时钟及数据恢复单元

L

伊维尔基尼

LVPECL

T

YPE

I

P

IN

15

D

ESCRIPTION

信号检测。 SIGD应连接到SIGD输出

在光学模块。 SIGD为高电平有效。当SIGD设置

高，这意味着有足够的光功率。当SIGD是

低，这表示LOS条件下， RXCLKOP / N输出

信号将在+/- 500 ppm的该REFCK输入举行。

此外， RXDOP / N将在LOW状态举行。

用于生产测试。设置为VSS正常运行。

外部环路滤波器的负侧。环路滤波器电容器

应该连接到这些引脚。该电容值应

1.0

μF

+/- 10 %

外部环路滤波器的积极的一面。环路滤波器电容器

应该连接到这些引脚。该电容值应

1.0

μF

+/- 10 %.

接地引脚

3.3V电源

N

AME

SIGD

TEST

CAP-

LVTTL

类似物

I

I

16

17

CAP +

类似物

I

18

VSSA

VDDA

PWR

PWR

PWR

PWR

19

20

5