初步

2007年7月

XRT83VSH316

REV 。 P1.0.3

16通道T1 / E1 / J1短程线路接口单元

概述

该XRT83VSH316是一个完全集成的16通道

短途线路接口单元（LIU ），采用

一个1.8V内核和3.3V的I / O电源。

使用内部终端，在刘提供的一个法案

材料中的T1 ， E1或J1模式操作

分别对每个通道的基础上以最小的

的外部元件。

刘特点

程序

通过

a

标准

并行

微处理器接口或SPI （串行模式） 。

Exar的刘已获得专利的高阻抗电路

这使发送器输出和接收器输入

经历了电源的时候要高阻抗

故障或当刘断电。按键设计

在LIU内的特征优化1： 1或1 + 1

冗余和非侵入式监控应用

为确保可靠性，而无需使用继电器。

片上时钟合成器产生的T1 / E1 / J1

时钟速率从一个可选择的外部时钟频率

并具有可用于五个输出时钟基准

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83VSH316

外部定时（ 8kHz的， 1.544Mhz ， 2.048MHz的，

NXT1 / J1 ， nxE1 ） 。

其他功能还包括系统端LOS ， AIS ，

QRSS / PRBS和线路侧RLOS ， AIS ， QRSS /

PRBS ， DMO与16位LCV柜台和诊断

环回模式中的每个信道。

应用

T1数字交叉连接（ DSX - 1 ）

ISDN基群速率接口

CSU / DSU E1 / T1 / J1接口

T1 / E1 / J1的LAN / WAN路由器

公共交换系统和PBX接口

T1 / E1 / J1多路复用器和信道

集成多业务接入平台（ IMAPS ）

综合接入设备（IAD ）

ATM反向多路复用（ IMA ）

无线基站

16通道n

RCLK

RPOS

B8ZS/HDB3

解码器

32-bit/64-bit

抖动衰减器

时钟&数据

恢复（CDR）

峰值检波器

＆放大器;切片机

RTIP

RRING

RLOS

系统生成

SAIS ， SLOS ， SPRBS

在线检测仪

AIS ， RLOS ， PRBS ，

LCV

RXON

RXTSEL

RNEG / LCV

MUX

数字

环回

远程

环回

类似物

环回

线发生器

PRBS

系统检测

SAIS ， SLOS ， SPRBS

DMO

DMO

TCLK

TPOS

TNEG

B8ZS/HDB3

编码器

32-bit/64-bit

抖动衰减器

定时

控制

TX的脉冲整形器

线路驱动器

TTIP

特林

TXON

SLOS

AIS

JTAG

TEST

并行

微处理器

SPI

微处理器

PLL

MCLKnOUT

SDI

SCLK

SER / PAR

GPIO [ 2 ：1]

DATA [7 ：0]的

ADDR [ 9：0]

RD

WR

ALE

PCLK

RDY

INT

JTAG

TEST

SDO

CS

PTYPE [2： 1]

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

CSdec [2 ：0]的

MCLKIN

XRT83VSH316

特点

初步

REV 。 P1.0.3

16通道T1 / E1 / J1短程线路接口单元

完全集成的16通道短程收发器T1 / J1 （ 1.544MHz ）和E1 （ 2.048MHz的）应用程序

并行或SPI接口的微处理器

T1 / E1 / J1短程和时钟频率是每端口选择通过软件在不改变组件

在两个内部阻抗匹配的接收和发送用于75Ω （E1） ， 100Ω （T1）， 110Ω （J1 ）和120Ω

（ E1 ）的应用是每个端口选择通过软件在不改变组件

断电对每个通道进行独立的接收和发送的选择

每个通道T1短距离应用五预编程的发射脉冲设置

用户可编程的任意脉冲模式的T1和E1

片上发送的短路保护和限流保护线路驱动器不受损坏对每个信道

基础

无晶体数字抖动衰减器（ JA ）与32位或64位的FIFO ，每接收或发送通道

通道

驱动程序故障监视器输出（ DMO ）可能存在的系统或外部组件的问题提醒

发送输出和接收输入可能"High"阻抗的保护或冗余应用

每个通道

支持用于自动保护交换

1：1和无继电器1 + 1保护

接收监控模式处理0在6dB衰减电阻（平损失）以及0在6dB电缆损耗

T1和E1

信号（ LOS）根据ITU -T G.775 / ETS300233 （ E1）和ANSI T1.403 （ T1 / J1 ）的系统损耗（ SLOS ）

和线（ RLOS ）侧诊断

可编程的数据流时RLOS静音检测

片HDB3 / B8ZS编码器/解码器，每个通道的内部16位计数器LCV

片高输入抖动容限的数字时钟恢复电路

QRSS / PRBS码型发生器和检测，测试和监控系统（ SPRBS ）和行

（ PRBS ）侧诊断

错误和双极性违章插入和检测

传输所有的人（ TAOS ）发电机和探测器系统（ SAIS ）和行（ AIS ）侧诊断

支持本地模拟，远程，数字，和双回环模式

支持跳空的时钟映射器/多路转换器的应用

1.8V数字内核

3.3V的I / O和模拟核心

316引脚封装STBGA

-40 ° C至+ 85°C温度范围

产品订购信息

P

RODUCT

N

棕土

XRT83VSH316IB

P

ACKAGE

T

YPE

316缩细球栅阵列

（ 21.0毫米X 21.0毫米， STBGA ）

O

操作摄像机

T

emperature

R

ANGE

-40

0

C至+ 85

0

C

2

初步

REV 。 P1.0.3

XRT83VSH316

16通道T1 / E1 / J1短程线路接口单元

THE XRT83VSH316引脚OUT

3

XRT83VSH316

初步

REV 。 P1.0.3

16通道T1 / E1 / J1短程线路接口单元

目录

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83VSH316 ........................................................................................................................ 1

1.0引脚说明..............................................................................................................................4

2.0时钟合成器.......................................................................................................................19

F

IGURE

2. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

C

LOCK

S

YNTHESIZER

............................................................................................ 19

3.0接收通道线路接口.....................................................................................................20

F

IGURE

3. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

P

ATH

...................................................................................................... 20

3.1线路终端（ RTIP / RRING ） .............................................................................................................. 20

3.1.1内部端接......................................................................................................................................... 20

F

IGURE

4. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

.................................................................................... 21

3.2

时钟和数据恢复.................................................................................................................. 22

F

IGURE

5. R

ECEIVE

D

ATA

U

PDATED ON THE

R

伊辛

E

作者： DGE

RCLK ................................................. ............................................. 22

F

IGURE

6. R

ECEIVE

D

ATA

U

PDATED ON THE

F

奥林

E

作者： DGE

RCLK ................................................. ........................................... 22

3.3接收灵敏度.................................................................................................................................. 23

F

IGURE

7. T

美东时间

C

ONFIGURATION FOR

M

EASURING

R

ECEIVE

S

ENSITIVITY

........................................................................................ 23

3.4干扰余量............................................................................................................................. 23

F

IGURE

8. T

美东时间

C

ONFIGURATION FOR

M

EASURING

I

干涉现象

M

ARGIN

.................................................................................... 23

3.5一般报警检测和中断产生........................................... ................. 24

F

IGURE

9. I

NTERRUPT

G

eneration

P

ROCESS

B

LOCK

..................................................................................................................... 24

3.6接收诊断模式检测............................................. ............................................. 25

3.6.1

3.6.2

3.6.3

3.6.4

3.6.5

RLOS （信号接收器丢失，线路侧） ........................................ .................................................. ........

EXLOS （信号扩展的损失） ..................................................................................................................

AIS （告警指示信号，线路侧） ......................................................................................................

FLSD （ FIFO极限状态检测） ................................................................................................................

LCV （线路编码违规检测，线路侧ONLY） ....................................... .......................................

25

25

25

25

25

3.7接收诊断模式生成............................................. ......................................... 26

3.7.1系统侧AIS （ SAIS ） .......................................................................................................................................... 26

F

IGURE

10. S

变体系

S

IDE

SAIS

ECEIVE

O

安输出

......................................................................................................................... 26

3.7.2 ATAOS （系统自动发送全1 ） ....................................... .................................................. 26

F

IGURE

11. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

ATAOS F

油膏

............................................................................................... 26

3.7.3系统侧LOS （ SLOS ） ....................................................................................................................................... 27

F

IGURE

12. S

变体系

S

IDE

SLOS

ECEIVE

O

安输出

........................................................................................................................ 27

3.8系统侧SPRBS接收输出............................................ .................................................. ..... 27

3.9抖动衰减器（如果允许在接收路径中） ....................................... .......................... 28

3.10 HDB3 / B8ZS解码器................................................................................................................................ 28

F

IGURE

13. S

炉火

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

................................................................................... 28

F

IGURE

14. D

UAL

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

...................................................................................... 28

3.11 RXMUTE （ LOS接收器具有数据静音，线路侧ONLY） ..................................... ................. 29

F

IGURE

15. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

X

静音F

油膏

............................................................................................ 29

4.0发送通道线路接口............................................. .................................................. ... 30

F

IGURE

16. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

P

ATH

................................................................................................... 30

4.1 TCLK / TPOS / TNEG数字输入............................................................................................................ 31

F

IGURE

17. T

RANSMIT

D

ATA

S

AMPLED ON

F

奥林

E

作者： DGE

TCLK ................................................. .............................................. 31

F

IGURE

18. T

RANSMIT

D

ATA

S

AMPLED ON

R

伊辛

E

作者： DGE

TCLK ................................................. ................................................ 31

4.2 HDB3 / B8ZS编码器.................................................................................................................................. 32

4.3抖动衰减器（如果允许在发送路径中） ....................................... ....................... 32

4.4发送诊断模式生成............................................. ....................................... 33

4.4.1线路侧AIS （发送全1） ................................................................................................................... 33

F

IGURE

19. TAOS （T

RANSMIT

A

LL

O

NES

) ...................................................................................................................................... 33

4.4.2 ATAOS （自动传输所有ONES)......................................................................................................... 33

F

IGURE

20. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

ATAOS F

油膏

............................................................................................... 33

4.4.3线路侧的PRBS / QRSS （伪/准随机比特序列） ................................. ............................... 33

4.5发送诊断模式检测............................................. .......................................... 34

4.5.1 SLOS （系统损耗SIGNAL).......................................................................................................................... 34

4.5.2 SYS_EXLOS （系统信号的扩大的损失） ....................................... .................................................. 34

4.5.3 SAIS （系统告警指示信号） ........................................................................................................ 34

4.6 TRANSMIT脉冲整形器和滤清器............................................ .................................................. ..... 35

4.6.1 T1短途线路扩建（ LBO ） ............................................................................................................... 35

4.6.2任意脉冲发生器T1和E1 ........................................ .................................................. ..... 35

F

IGURE

21. A

RBITRARY

P

ULSE

S

EGMENT

A

SSIGNMENT

.................................................................................................................. 35

4.6.3设置寄存器来选择ARIBTRARY PULSE ........................................ ......................................... 36

4.7 DMO （数字显示器输出，线路侧ONLY） ....................................... ....................................... 36

I

初步

REV 。 P1.0.3

XRT83VSH316

16通道T1 / E1 / J1短程线路接口单元

4.8线路终端（ TTIP / TRING ） ............................................................................................................... 37

F

IGURE

22. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

................................................................................... 37

5.0 T1 / E1应用........................................................................................................................ 38

5.1环回诊断.......................................................................................................................... 38

5.1.1本地模拟环回.................................................................................................................................. 38

F

IGURE

23. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

L

OCAL

A

NALOG

L

OOPBACK

......................................................................................... 38

5.1.2远方返回................................................................................................................................................ 39

F

IGURE

24. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

R

EMOTE

L

OOPBACK

.................................................................................................... 39

5.1.3数字环................................................................................................................................................. 40

F

IGURE

25. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

D

IGITAL

L

OOPBACK

..................................................................................................... 40

5.1.4双返回..................................................................................................................................................... 41

F

IGURE

26. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

D

UAL

L

OOPBACK

........................................................................................................ 41

5.2 84通道T1 / E1多路复用器/映射器应用....................................... .......................... 42

F

IGURE

27. S

IMPLIFIED

B

LOCK

D

安IAGRAM

84-C

HANNEL

A

PPLICATION

..................................................................................... 42

5.3线卡冗余.......................................................................................................................... 43

5.3.1 1 ： 1和1 + 1冗余无继电器..................................... .................................................. ............. 43

1 5.3.2传送接口： 1和1 + 1冗余.................................... .............................................. 43

F

IGURE

28. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

I

用于覆盖整个院落

1:1

和

1+1 R

EDUNDANCY

......................................... 43

5.3.3接收接口1 ： 1和1 + 1冗余.................................... ................................................. 44

F

IGURE

29. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

I

用于覆盖整个院落

1:1

和

1+1 R

EDUNDANCY

........................................... 44

5.3.4 N + 1冗余使用外部继电器........................................ .................................................. ......... 44

具有N + 1冗余5.3.5传送接口........................................ .................................................. ...... 45

F

IGURE

30. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

I

用于覆盖整个院落

N + 1 R

EDUNDANCY

...................................................... 45

5.3.6接收接口N + 1冗余........................................ .................................................. ......... 46

F

IGURE

31. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

I

用于覆盖整个院落

N + 1 R

EDUNDANCY

........................................................ 46

5.4停电保护.................................................................................................................. 47

5.5过压和过流保护............................................. .................................. 47

5.6非侵入式监测.................................................................................................................... 47

F

IGURE

32. S

IMPLIFIED

B

LOCK

D

A的IAGRAM

N

ON

-I

NTRUSIVE

M

ONITORING

A

PPLICATION

.............................................................. 47

5.7模拟板连续性检查...................................................................................................... 48

F

IGURE

33. ATP

测试框图

..................................................................................................................................... 48

F

IGURE

34. T

即时通信

D

IAGRAM FOR

ATP牛逼

十分有趣

........................................................................................................................... 48

5.7.1变送器TTIP和TRING TESTING............................................................................................................. 48

6.0微处理器接口..................................................................................................... 49

6.1 SPI串行外设接口模块............................................ ............................................. 49

F

IGURE

35. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

S

ERIAL

M

ICROPROCESSOR

I

覆盖整个院落

................................................................. 49

6.1.1串行时序INFORMATION................................................................................................................................ 49

F

IGURE

36. T

即时通信

D

IAGRAM的

S

ERIAL

M

ICROPROCESSOR

I

覆盖整个院落

................................................................................ 49

6.1.2 24位串行数据输入DESCRITPTION ......................................................................................................... 50

6.1.3 ADDR [ 9：0] （ SCLK1 - SCLK10)................................................................................................................................... 50

6.1.4 R / W (SCLK11)............................................................................................................................................................. 50

6.1.5虚拟比特（ SCLK12 - SCLK16 ） ............................................................................................................................ 50

6.1.6 DATA [7 ：0]（ SCLK17 - SCLK24 ） ................................................................................................................................. 50

6.1.7 8位串行数据输出描述......................................................................................................... 50

F

IGURE

37. T

即时通信

D

IAGRAM的

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

................................................................................ 51

6.2并行微处理器接口模块............................................. ................................. 52

F

IGURE

38. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

M

ICROPROCESSOR

I

覆盖整个院落

B

LOCK

.................................................................. 52

6.3微处理器接口闭塞信号............................................ ............................. 53

6.4 INTEL模式程序的I / O访问（异步） ....................................... ....................... 55

F

IGURE

39. I

NTEL

我μP

覆盖整个院落

T

即时通信

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

W

HEN

ALE我

S

N

OT

T

IED

’HIGH’56

F

IGURE

40. I

NTEL

我μP

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

W

第i个

ALE = H

室内运动场

................. 57

6.5 MPC86X模式程序的I / O访问（同步） ....................................... ...................... 58

F

IGURE

41. M

OTOROLA

MPC86X μP我

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

.................... 59

F

IGURE

42. M

OTOROLA

68K μP我

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

............................ 60

7.0寄存器说明............................................................................................................... 61

7.1

7.2

7.3

7.4

全局配置寄存器（ 0x000的 - 0X00F ） .......................................... ...............................

通道控制寄存器（行和系统侧） ......................................... ........................

OFFSET进行编程的通道号，N .......................................... ..........................

全局控制寄存器.................................................................................................................

62

63

63

64

F

IGURE

43. R

EGISTER

0

X

0009

H

S

UB

R

EGISTERS

........................................................................................................................... 69

7.5控制和线路侧诊断寄存器........................................... ................................... 74

7.6系统侧诊断通道的控制寄存器........................................... ................... 85

8.0电气特性............................................... .................................................. .. 89

II

XRT83VSH316

16通道T1 / E1 / J1短程线路接口单元

2007年10月

修订版1.0.0

概述

该XRT83VSH316是一个完全集成的16通道

短途线路接口单元（LIU ），采用

一个1.8V内核和3.3V的I / O电源。

使用内部终端，在刘提供的一个法案

材料中的T1 ， E1或J1模式操作

分别对每个通道的基础上以最小的

的外部元件。

刘特点

程序

通过

a

标准

并行

微处理器接口或SPI （串行模式） 。

Exar的刘已获得专利的高阻抗电路

这使发送器输出和接收器输入

经历了电源的时候要高阻抗

故障或当刘断电。按键设计

在LIU内的特征优化1： 1或1 + 1

冗余和非侵入式监控应用

为确保可靠性，而无需使用继电器。

片上时钟合成器产生的T1 / E1 / J1

时钟速率从一个可选择的外部时钟频率

并具有可用于五个输出时钟基准

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83VSH316

外部定时（ 8kHz的， 1.544Mhz ， 2.048MHz的，

NXT1 / J1 ， nxE1 ） 。

其他功能还包括系统端LOS ， AIS ，

QRSS / PRBS和线路侧RLOS ， AIS ， QRSS /

PRBS ， DMO与16位LCV柜台和诊断

环回模式中的每个信道。

应用

T1数字交叉连接（ DSX - 1 ）

ISDN基群速率接口

CSU / DSU E1 / T1 / J1接口

T1 / E1 / J1的LAN / WAN路由器

公共交换系统和PBX接口

T1 / E1 / J1多路复用器和信道

集成多业务接入平台（ IMAPS ）

综合接入设备（IAD ）

ATM反向多路复用（ IMA ）

无线基站

通道n of16

RCLK

RPOS

PRBS

系统生成

SAIS ， SLOS ， SPRBS

在线检测仪

AIS ， RLOS ，

LCV

B8ZS / HDB3

解码器

32-bit/64-bit

抖动衰减器

时钟&数据

恢复（CDR）

峰值检波器

＆放大器;切片机

RTIP

RRING

RLOS

RXON

RXTSEL

RNEG LCV

/

MUX

数字

环回

远程

环回

类似物

环回

线发生器

PRBS

系统检测

SAIS ， SLOS ， SPRBS

DMO

DMO

TCLK

TPOS

TNEG

B8ZS / HDB3

编码器

32-bit/64-bit

抖动衰减器

定时

控制

TX的脉冲整形器

线路驱动器

TTIP

特林

TXON

SLOS

AIS

JTAG

TEST

并行

微处理器

SPI

微处理器

PLL

MCLKnOUT

SDI

SCLK

GPIO [ 2 ：1]

DATA [7 ：0]的

SER / PAR

JTAG

TEST

ALE

PCLK

RDY

INT

SDO

WR

CS

PTYPE [2：0 ]

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

ADDR [ 9：0]

CSdec [2 ：0]的

MCLKIN

RD

XRT83VSH316

16通道T1 / E1 / J1短程线路接口单元

特点

修订版1.0.0

完全集成的16通道短程收发器T1 / J1 （ 1.544MHz ）和E1 （ 2.048MHz的）应用程序

并行或SPI接口的微处理器

T1 / E1 / J1短程和时钟频率是每端口选择通过软件在不改变组件

在两个内部阻抗匹配的接收和发送用于75Ω （E1） ， 100Ω （T1）， 110Ω （J1 ）和120Ω

（ E1 ）的应用是每个端口选择通过软件在不改变组件

断电对每个通道进行独立的接收和发送的选择

每个通道T1短距离应用五预编程的发射脉冲设置

用户可编程的任意脉冲模式的T1和E1

片上发送的短路保护和限流保护线路驱动器不受损坏对每个信道

基础

无晶体数字抖动衰减器（ JA ）与32位或64位的FIFO ，每接收或发送通道

通道

驱动程序故障监视器输出（ DMO ）可能存在的系统或外部组件的问题提醒

发送输出和接收输入可能"High"阻抗的保护或冗余应用

每个通道

支持用于自动保护交换

1：1和无继电器1 + 1保护

接收监控模式处理0在6dB衰减电阻（平损失）以及0在6dB电缆损耗

T1和E1

信号（ LOS）根据ITU -T G.775 / ETS300233 （ E1）和ANSI T1.403 （ T1 / J1 ）的系统损耗（ SLOS ）

和线（ RLOS ）侧诊断

可编程的数据流时RLOS静音检测

片HDB3 / B8ZS编码器/解码器，每个通道的内部16位计数器LCV

片高输入抖动容限的数字时钟恢复电路

QRSS / PRBS码型发生器和检测，测试和监控系统（ SPRBS ）和行

（ PRBS ）侧诊断

错误和双极性违章插入和检测

传输所有的人（ TAOS ）发电机和探测器系统（ SAIS ）和行（ AIS ）侧诊断

支持本地模拟，远程，数字，和双回环模式

支持跳空的时钟映射器/多路转换器的应用

1.8V数字内核

3.3V的I / O和模拟核心

316引脚封装STBGA

-40 ° C至+ 85°C温度范围

产品订购信息

P

RODUCT

N

棕土

XRT83VSH316IB

P

ACKAGE

T

YPE

316缩细球栅阵列

（ 21.0毫米X 21.0毫米， STBGA ）

O

操作摄像机

T

emperature

R

ANGE

-40

0

C至+ 85

0

C

2

XRT83VSH316

修订版1.0.0

16通道T1 / E1 / J1短程线路接口单元

目录

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83VSH316 ........................................................................................................................ 1

1.0引脚说明.............................................................................................................................. 3

2.0时钟合成器....................................................................................................................... 18

F

IGURE

2. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

C

LOCK

S

YNTHESIZER

............................................................................................ 18

2.1 19.44MHZ输出时钟参考恢复的时钟同步................. 19

F

IGURE

3. 19.44MH

Z

O

安输出

C

LOCK

R

指南

........................................................................................................................ 19

3.0接收通道线路接口............................................. .................................................. ..... 20

F

IGURE

4. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

P

ATH

...................................................................................................... 20

3.1线路终端（ RTIP / RRING ） .............................................................................................................. 20

3.1.1内部TERMINATION......................................................................................................................................... 20

F

IGURE

5. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

.................................................................................... 21

3.2

时钟和数据恢复.................................................................................................................. 22

F

IGURE

6. R

ECEIVE

D

ATA

U

PDATED ON THE

R

伊辛

E

作者： DGE

RCLK ................................................. ............................................. 22

F

IGURE

7. R

ECEIVE

D

ATA

U

PDATED ON THE

F

奥林

E

作者： DGE

RCLK ................................................. ........................................... 22

3.3接收灵敏度.................................................................................................................................. 23

F

IGURE

8. T

美东时间

C

ONFIGURATION FOR

M

EASURING

R

ECEIVE

S

ENSITIVITY

........................................................................................ 23

3.4干扰余量............................................................................................................................. 23

F

IGURE

9. T

美东时间

C

ONFIGURATION FOR

M

EASURING

I

干涉现象

M

ARGIN

.................................................................................... 23

3.5一般报警检测和中断产生........................................... ................. 24

F

IGURE

10. I

NTERRUPT

G

eneration

P

ROCESS

B

LOCK

.................................................................................................................. 24

3.6接收诊断模式检测............................................. ............................................ 25

3.6.1

3.6.2

3.6.3

3.6.4

3.6.5

RLOS （信号接收器丢失，线路侧） ........................................ .................................................. ........

EXLOS （信号扩展的损失） ..................................................................................................................

AIS （告警指示信号，线路侧） ......................................................................................................

FLSD （ FIFO极限状态检测） ................................................................................................................

LCV （线路编码违规检测，线路侧ONLY） ....................................... .......................................

25

25

25

25

25

3.7接收诊断模式生成............................................. ......................................... 26

3.7.1系统侧AIS （ SAIS ） .......................................................................................................................................... 26

F

IGURE

11. S

变体系

S

IDE

SAIS

ECEIVE

O

安输出

......................................................................................................................... 26

3.7.2 ATAOS （系统自动发送全1 ） ....................................... .................................................. 26

F

IGURE

12. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

ATAOS F

油膏

............................................................................................... 26

3.7.3系统侧LOS （ SLOS ） ....................................................................................................................................... 27

F

IGURE

13. S

变体系

S

IDE

SLOS

ECEIVE

O

安输出

........................................................................................................................ 27

3.8系统侧SPRBS接收输出............................................ .................................................. .... 27

3.9抖动衰减器（如果允许在接收路径中） ....................................... .......................... 28

3.10 HDB3 / B8ZS解码器................................................................................................................................ 28

F

IGURE

14. S

炉火

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

................................................................................... 28

F

IGURE

15. D

UAL

R

AIL

M

ODE

W

ITH一个

F

IXED

R

EPEATING

"0011" P

ATTERN

...................................................................................... 28

3.11 RXMUTE （ LOS接收器具有数据静音，线路侧ONLY） ..................................... ................. 29

F

IGURE

16. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

X

静音F

油膏

............................................................................................ 29

4.0发送通道线路接口............................................. .................................................. 30 ..

F

IGURE

17. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

P

ATH

................................................................................................... 30

4.1 TCLK / TPOS / TNEG数字输入............................................................................................................ 31

F

IGURE

18. T

RANSMIT

D

ATA

S

AMPLED ON

F

奥林

E

作者： DGE

TCLK ................................................. .............................................. 31

F

IGURE

19. T

RANSMIT

D

ATA

S

AMPLED ON

R

伊辛

E

作者： DGE

TCLK ................................................. ................................................ 31

4.2 HDB3 / B8ZS编码器.................................................................................................................................. 32

4.3抖动衰减器（如果允许在发送路径中） ....................................... ....................... 32

4.4发送诊断模式生成............................................. ...................................... 33

4.4.1线路侧AIS （发送全1） ................................................................................................................... 33

F

IGURE

20. TAOS （T

RANSMIT

A

LL

O

NES

)...................................................................................................................................... 33

4.4.2 ATAOS （自动传输所有ONES)......................................................................................................... 33

F

IGURE

21. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

ATAOS F

油膏

............................................................................................... 33

4.4.3线路侧的PRBS / QRSS （伪/准随机比特序列） ................................. ............................... 33

4.5发送诊断模式检测............................................. .......................................... 34

4.5.1 SLOS （系统损耗SIGNAL).......................................................................................................................... 34

4.5.2 SYS_EXLOS （系统信号的扩大的损失） ....................................... .................................................. 34

4.5.3 SAIS （系统报警指示SIGNAL)........................................................................................................ 34

4.6 TRANSMIT脉冲整形器和滤清器............................................ .................................................. ..... 35

4.6.1 T1短途线路扩建（ LBO ） ............................................................................................................... 35

4.6.2任意脉冲发生器T1和E1 ........................................ .................................................. ..... 35

F

IGURE

22. A

RBITRARY

P

ULSE

S

EGMENT

A

SSIGNMENT

.................................................................................................................. 35

I

XRT83VSH316

16通道T1 / E1 / J1短程线路接口单元

修订版1.0.0

4.6.3设置寄存器来选择ARIBTRARY PULSE ........................................ ......................................... 36

4.7 DMO （数字显示器输出，线路侧ONLY） ....................................... ....................................... 36

4.8线路终端（ TTIP / TRING ） ............................................................................................................... 37

F

IGURE

23. T

YPICAL

C

ONNECTION

D

IAGRAM

U

星

I

NTERNAL

T

发芽

................................................................................... 37

5.0 T1 / E1应用.........................................................................................................................38

5.1环回诊断.......................................................................................................................... 38

5.1.1本地模拟环回.................................................................................................................................. 38

F

IGURE

24. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

L

OCAL

A

NALOG

L

OOPBACK

......................................................................................... 38

5.1.2远方返回................................................................................................................................................ 39

F

IGURE

25. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

R

EMOTE

L

OOPBACK

.................................................................................................... 39

5.1.3数字环................................................................................................................................................. 40

F

IGURE

26. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

D

IGITAL

L

OOPBACK

..................................................................................................... 40

5.1.4双返回..................................................................................................................................................... 41

F

IGURE

27. S

IMPLIFIED

B

LOCK

D

作者IAGRAM

D

UAL

L

OOPBACK

........................................................................................................ 41

5.2 84通道T1 / E1多路复用器/映射器应用....................................... .......................... 42

F

IGURE

28. S

IMPLIFIED

B

LOCK

D

安IAGRAM

84-C

HANNEL

A

PPLICATION

..................................................................................... 42

5.3线卡冗余........................................................................................................................... 43

5.3.1 1 ： 1和1 + 1冗余无继电器..................................... .................................................. ............. 43

1 5.3.2传送接口： 1和1 + 1冗余.................................... .............................................. 43

F

IGURE

29. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

I

用于覆盖整个院落

1:1

和

1+1 R

EDUNDANCY

......................................... 43

5.3.3接收接口1 ： 1和1 + 1冗余.................................... ................................................. 44

F

IGURE

30. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

I

用于覆盖整个院落

1:1

和

1+1 R

EDUNDANCY

........................................... 44

5.3.4 N + 1冗余使用外部继电器........................................ .................................................. ......... 44

具有N + 1冗余5.3.5传送接口........................................ .................................................. ...... 45

F

IGURE

31. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

T

RANSMIT

I

用于覆盖整个院落

N + 1 R

EDUNDANCY

...................................................... 45

5.3.6接收接口N + 1冗余........................................ .................................................. ......... 46

F

IGURE

32. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

R

ECEIVE

I

用于覆盖整个院落

N + 1 R

EDUNDANCY

........................................................ 46

5.4停电保护.................................................................................................................. 47

5.5过压和过流保护............................................. .................................. 47

5.6非侵入式监测.................................................................................................................... 47

F

IGURE

33. S

IMPLIFIED

B

LOCK

D

A的IAGRAM

N

ON

-I

NTRUSIVE

M

ONITORING

A

PPLICATION

............................................................... 47

5.7模拟板连续性检查...................................................................................................... 48

F

IGURE

34. ATP

测试框图

..................................................................................................................................... 48

F

IGURE

35. T

即时通信

D

IAGRAM FOR

ATP牛逼

十分有趣

........................................................................................................................... 48

5.7.1变送器TTIP和TRING测试............................................................................................................. 48

6.0微处理器接口......................................................................................................49

6.1 SPI串行外设接口模块............................................ ............................................. 49

F

IGURE

36. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

S

ERIAL

M

ICROPROCESSOR

I

覆盖整个院落

................................................................. 49

6.1.1串行时序信息................................................................................................................................ 49

F

IGURE

37. T

即时通信

D

IAGRAM的

S

ERIAL

M

ICROPROCESSOR

I

覆盖整个院落

................................................................................ 49

6.1.2 24位串行数据输入DESCRITPTION ......................................................................................................... 50

6.1.3 ADDR [ 9：0] （ SCLK1 - SCLK10 ） ................................................................................................................................... 50

6.1.4 R / W （ SCLK11 ） ............................................................................................................................................................. 50

6.1.5虚拟比特（ SCLK12 - SCLK16 ） ............................................................................................................................ 50

6.1.6 DATA [7 ：0]（ SCLK17 - SCLK24 ） ................................................................................................................................. 50

6.1.7 8位串行数据输出描述......................................................................................................... 50

F

IGURE

38. T

即时通信

D

IAGRAM的

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

................................................................................ 51

6.2并行微处理器接口模块............................................. ................................. 52

F

IGURE

39. S

IMPLIFIED

B

LOCK

D

的作者IAGRAM

M

ICROPROCESSOR

I

覆盖整个院落

B

LOCK

.................................................................. 52

6.3微处理器接口闭塞信号............................................ ............................. 53

6.4 INTEL模式程序的I / O访问（异步） ....................................... ........................ 55

F

IGURE

40. I

NTEL

我μP

覆盖整个院落

T

即时通信

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

W

HEN

ALE我

S

N

OT

T

IED

’HIGH’56

F

IGURE

41. I

NTEL

我μP

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

W

第i个

ALE = H

室内运动场

................. 57

6.5 MPC86X模式程序的I / O访问（同步） ....................................... ...................... 58

F

IGURE

42. M

OTOROLA

MPC86X μP我

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

.................... 59

F

IGURE

43. M

OTOROLA

68K μP我

覆盖整个院落

S

IGNALS

D

URING

P

ROGRAMMED

I / O

EAD和

W

RITE

O

PERATIONS

............................ 60

7.0寄存器说明................................................................................................................61

7.1

7.2

7.3

7.4

全局配置寄存器（ 0x000的 - 0X00F ） .......................................... ...............................

通道控制寄存器（行和系统侧） ......................................... ........................

OFFSET进行编程的通道号，N .......................................... ...........................

全局控制寄存器.................................................................................................................

62

63

63

64

F

IGURE

44. R

EGISTER

0

X

0009

H

S

UB

R

EGISTERS

........................................................................................................................... 69

7.5控制和线路侧诊断寄存器........................................... ................................... 74

7.6系统侧诊断通道的控制寄存器........................................... ................... 85

II

XRT83VSH316

修订版1.0.0

16通道T1 / E1 / J1短程线路接口单元

8.0电气特性............................................... .................................................. .. 89

III