xr

2005年2月

XRT83L34

修订版1.0.1

QUAD T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器

概述

该XRT83L34是一个完全集成的四（ 4

通道）长途和短途线路接口单元

为T1 （ 1.544Mbps的） 100Ω ， E1 （ 2.048Mbps的） 75Ω或

120Ω或J1 110Ω的应用程序。

在长途应用的XRT83L34接受

已经衰减为0 36分贝在信号

0到6000英尺772kHz在T1模式（相当于

电缆损耗）或0 43dB的在1024kHz在E1模式。

在T1中的应用，所述XRT83L34可以产生5

发射脉冲的形状，以满足短途数字

交叉连接（ DSX- 1）模板要求

以及对信道服务单元（ CSU ）行构建

为0dB输出（ LBO ）的过滤器， -7.5dB -15dB和-22.5dB

所要求的FCC规则。它也提供

可编程发射脉冲发生器每

可用于输出脉冲成形通道

让绩效改进在宽

各种条件。

该XRT83L34提供了一个并行主机

微处理器接口以及硬件

模式进行编程和控制。

无论是B8ZS和HDB3编码和解码

功能选择以及AMI 。片上

晶体抖动衰减器具有32位或64位的FIFO

可以放置在接收或发送

路径具有小于3HZ环路带宽。该

XRT83L34提供多种环回和

诊断功能以及发送驱动器短

电路检测与接收信号监测的损失。

它支持的内部阻抗匹配75Ω ，

100Ω ， 110Ω和120Ω的发射器和

接收器。在没有电源的，则

发送输出和接收输入是三态

允许冗余应用芯片

包括一个集成的可编程时钟乘法器

能合成从T1或E1主时钟

各种外部时钟源。

应用

T1数字交叉连接（ DSX - 1 ）

ISDN基群速率接口

CSU / DSU E1 / T1 / J1接口

T1 / E1 / J1的LAN / WAN路由器

公共交换系统和PBX接口

T1 / E1 / J1多路复用器和信道

特点（见第2页）

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT83L34 T1 / E1 / J1 LIU （H

OST

M

ODE

)

MCLKE1

MCLKT1

MAST ER时钟SYNT HESIZER

MCLKO UT

一个四声道， CHANNEL_n - （ n = 0时：3）

TPOS_n / TDATA_n

TNEG_n / CO DES_n

TCLK_n

牛逼AO S

启用

的T x FILT ER

& PULSE

整形

DFM

DRIVE

MO NIT或

DMO_n

TTIP_n

TRING_n

QRSS

PAT TERN

摹enerato

HDB3/

B8ZS

编码器

的T x / RX JIT TER

AT TENUAT或

定时

CO NT ROL

LINE

司机

LBO [3：0 ]

JA

SELECT

QRSS ENABLE

REMO TE

环回

DIGIT AL

LO OPBACK

LO OPBACK

启用

时序&

DAT一

恢复

PEAK

DET ECTO

＆放大器;切片机

当地

类似物

环回

TxON_n

QRSS

DET ECT或

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

净功W ORK

LO OP

DET ECT或

HDB3/

B8ZS

解码器

的T x / RX JIT TER

AT TENUAT或

RX

EQ UALIZER

RTIP_n

RRING_n

NLCD ENABLE

LOS

DET ECTO

AIS

DET ECTO

均衡器

CO NT ROL

RLOS_n

HW / HOST

W R_R / W

RD_DS

ALE_AS

CS

RDY_DT ACK

INT

TEST

微处理器CONT RO LLER

信息和通信技术

PTS1

PTS2

D[7:0]

PCLK

A[7:0]

RESET

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT83L34

修订版1.0.1

QUAD T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器

F

IGURE

2. B

LOCK

D

的作者IAGRAM

XRT83L34 T1 / E1 / J1 LIU （H

ARDWARE

M

ODE

)

MCLKE1

MCLKT1

CLKSEL [2 ：0]的

xr

主时钟SYNT HESIZER

MCLKO UT

陶S_N

一个四通道， CHANNEL_n - （ N = 0 ： 3 ）

TPOS_n / TDATA_n

TNEG_n / CODES_n

TCLK_n

DFM

DRIVE

MO NITO

DMO _n

TT IP_n

TRING _n

QRSS

PATT ERN

GENERATO

HDB3/

B8ZS

ENCO DER

的T x / RX JIT牛逼ER

ATT ENUATOR

定时

控制

TX FILT ER

& PULSE

整形

LINE

司机

LBO [3：0 ]

JA

SELECT

QRSS ENABLE

REMOT ê

LO OPBACK

数字

LOO PBACK

环回

启用

时序&

数据

恢复

PEAK

DET ECT或

＆放大器;切片机

当地

类似物

LOO PBACK

TxON_n

Q RSS

DET ECT或

RClk_n

RNEG_n / LCV_n

RPOS_n / RDATA_n

NETW RK

LO OP

DET ECT或

HDB3/

B8ZS

DECO DER

的T x / RX JIT牛逼ER

ATT ENUATOR

RX

均衡器

RTIP_n

RRING_n

LO OP1_n

LO OP0_n

NLCD ENABLE

LOS

DET埃克特

AIS

DET ECT或

均衡器

控制

RLOS_n

HW / HO ST

规

JASEL1

JASEL0

RXT SEL

牛逼XT SEL

牛逼ERSEL1

牛逼ERSEL0

RXRES1

RXRES0

牛逼EST

信息和通信技术

RESET

TRAT IO

SR / DR

均衡器C [ 4：0]

TCLKE

RCLKE

RXMUTE

AT AOS

HARW分别是控制

特点

完全集成的四通道长距离或短距离收发器， E1 ， T1或J1的应用

自适应接收均衡器多达36分贝电缆衰减

可编程发送的脉冲整形器的E1 ， T1或J1短程接口

对于T1短程应用加上一个完全可编程的波形五固定发射脉冲设置

发生器，用于发送输出的脉冲整形，可同时用于T1和E1模式。

传输线建设 - 输出（ LBO）从0分贝T1长途应用三个7.5分贝步骤-22.5dB

从0到0可选接收灵敏度36分贝电缆损耗为T1 @ 772kHz 43dB的为E1 @ 1024kHz

接收监控模式处理0到29分贝电阻衰减以及0至为6dB电缆衰减

E1和0的电缆衰减为T1模式3分贝

支持75Ω和120Ω （E1） ， 100Ω （T1）和110Ω （J1）的应用程序

内部和/或外部阻抗匹配为75Ω ， 100Ω ， 110Ω和120Ω

三态输出的发送和接收的冗余应用输入功能

提供在断电高阻抗的Tx和Rx

发送回波损耗达到或超过ETSI 300-166标准

片高输入抖动容限的数字时钟恢复电路

无晶体数字抖动衰减器，具有32位或64位无论是在发送和接收通道FIFO选择

片内倍频器T1或E1主时钟，从各种外部时钟源

高接收抗干扰

片上发射短路保护和限制，以及驱动器故障监视器输出（ DMO ）

接收信号丢失（ RLOS ）输出

片上的HDB3 / B8ZS / AMI编码器/解码器功能

QRSS码型发生器和检测，测试和监控

2

xr

XRT83L34

QUAD T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器

修订版1.0.1

错误和双极性违章插入和检测

接收器线路衰减指示输出在1dB步长

网络环路代码检测自动环回激活/停用

发送全1（ TAOS ）和带内网络环路向上和向下的代码生成器

支持本地模拟，远程，数字和双环回模式

达到或超过T1和E1短途和长途网络接入规范在ITU G.703 ， G.775 ，

G.736和G.823 ; TR- TSY- 000499 ; ANSI T1.403和T1.408 ; ETSI 300-166和AT&T酒吧62411

支持的编程硬件和主机（微处理器并行）接口

可编程中断

低功耗

逻辑输入可接收3.3V或5V电平

3.3V单电源供电

128引脚TQFP封装

-40 ° C至+ 85°C温度范围

订购信息

P

艺术

N

棕土

XRT83L34IV

P

ACKAGE

128引脚TQFP封装（ 14 ×20× 1.4毫米）

O

操作摄像机

T

emperature

R

ANGE

-40

°

C至+ 85

°

C

3

F

IGURE

3. P

IN

O

的的UT

XRT83L34

TCLK_2

TP 2 O 4 S _2 / TD ATA_2

TNE摹_2 / CO DE S_2

向上的TS 1 / R CLKE

达TS 2 / TCLKE

RX RE S0

RX RE S1

RXTS EL

TX TS EL

TE RS EL1

TE RS EL0

摹ND

DV DD

DV DD

DG ND

DG ND

INT / TRA TIO

IC牛逼

- [R ES （E T）

TX N_0

TX N_1

TX N_2

TX N_3

TNE摹_1 / CO DE S_1

TP 2 O 4 S _1 / TD ATA_1

TCLK_1

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

124

125

126

127

128

XRT83L34

XRT83L34

修订版1.0.1

QUAD T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器

4

牛逼CLK _0

TPO S _0 / TD AT A_0

TN E G _0 / CO D E S_0

RLO S_0

RCLK _ 0

RN E G _0 / LC V_0

; R P 2 O 5 S _0 / R DA TA_ 0

VD D_0

RTIP_0

RR为g _0

R G D_ 0

TG N D _0

牛逼提示_0

TVD D_0

TRIN摹_0

S R / ，D R

TRIN摹_1

TVD _1

TT IP _1

TG D_1

R G D_1

RR G中_1

RTIP_1

VD _1

RP O 2 S _1 / R DA TA_ 1

RN EG _1 / LCV _1

RCLK _1

RLO S_1

VD

V D D PLL_1

V D D PLL_2

M C LKE 1

M C LK T1

G N DP LL_1

G N DP LL_2

M C LK UT

CLK性S E L0

CLK SE L1

102

101

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

TCLK_3

TPOS_3/TDATA_3

TNEG_3 / CO DES_3

RLOS_3

RCLK_3

RNEG_3/LCV_3

RPOS_3 / RDATA _3

RVDD_3

RTIP_3

RRING_3

RGND_3

TGND_3

TTIP_3

TVDD_3

TRING_3

规

TRING _2

TVDD_2

TTIP_2

TGND_2

RGND_2

RRING_2

RTIP_2

RVDD_2

RPOS_2/RDATA_2

RNEG_2/LCV_2

RCLK_2

RLOS_2

DGND

RDY_DTACK / RXM UTE

CS/TAOS_3

ALE_AS / TAOS _2

RD_DS /陶S_1

W R_R / W / TAOS_0

HW _HO ST

DM _3

DM O_2

DM O_1

64

63

62

61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

xr

D M _0

A [ 0 ] / E Q C0

A [ 1 ] / E Q C1

A [ 2 ] / E Q C2

A [ 3 ] / E Q C3

A [ 4 ] / E Q C4

A [ 5 ] / JA S EL0

A [ 6 ] / JA S EL1

摹ND

摹ND

摹ND

VD

VD

VD

UP CLK / A TAO S

D [ 0 ] / LO O·P 0_3

D [ 1 ] / LO O·P 1_3

D [ 2 ] / LO O·P 0_2

D [ 3 ] / LO O·P 1_2

D [ 4 ] / LO O·P 0_1

D [ 5 ] / LO O·P 1_1

D [ 6 ] / LO O·P 0_0

D [ 7 ] / LO O·P 1_0

A G ND

A V DD

LKS EL2

xr

XRT83L34

QUAD T1 / E1 / J1 LH /时钟恢复和抖动衰减器SH收发器

修订版1.0.1

目录

一般DESCRIPTION....................................................................................................1

A

PPLICATIONS

................................................................................................................................................ 1

图1. XRT83L34 T1 / E1 / J1刘框图（主机模式） ................................ 1 ...........

该XRT83L34 T1 / E1 / J1刘图2.框图（硬件模式） ................................ ... 2

F

EATURES

..................................................................................................................................................... 2

订购信息....................................................................................................................... 3

图3.引脚输出的XRT83L34.................................................................................................... 4

目录.....................................................................................................

I

引脚说明按功能.............................................. ........................................ 5

R

ECEIVE

S

ECTIONS

........................................................................................................................................ 5

T

变送器

S

ECTIONS

................................................................................................................................ 9

M

ICROPROCESSOR

I

覆盖整个院落

..................................................................................................................... 13

J

伊特尔

A

TTENUATOR

.................................................................................................................................... 19

C

LOCK

S

YNTHESIZER

................................................................................................................................... 20

A

LARM

F

油膏

//R

EDUNDANCY

S

UPPORT

.................................................................................................. 21

P

OWER和地

................................................................................................................................... 25

功能说明................................................ ............................................ 26

M

ASTER

C

LOCK

G

enerator

....................................................................................................................... 26

图4.两个输入时钟Source................................................................................................... 26

图5.一个输入时钟源........................................... .................................................. ...... 26

T

ABLE

1: M

ASTER

C

LOCK

G

enerator

................................................................................................ 27

RECEIVER........................................................................................................................... 27

R

ECEIVER

I

NPUT

.......................................................................................................................................... 27

R

ECEIVE

M

onitor

M

ODE

............................................................................................................................. 28

R

ECEIVER

L

开放源码软件

S

IGNAL

(RLOS)............................................................................................................. 28

图6. -15dB T1 / E1短距模式简图和RLOS条件............... 28

图7. -29dB T1 / E1增益模式简图和RLOS条件.......................... 29

图8. -36dB T1 / E1长距离模式的简化框图和RLOS条件................ 29

扩展RLOS模式图9.简化框图（仅限于E1 ） ..................................... .......... 30

R

ECEIVE

HDB3 / B8ZS

ECODER

................................................................................................................. 30

R

ECOVERED

C

LOCK

（ RCLK ）S

AMPLING

E

DGE

.............................................................................................. 30

图10.接收时钟和输出数据定时......................................... .............................. 30

J

伊特尔

A

TTENUATOR

.................................................................................................................................... 30

G

APPED

C

LOCK

（ JA M

UST BE

E

NABLED IN THE

T

RANSMIT

P

ATH

) .................................................................. 31

T

ABLE

2: M

AXIMUM

G

AP

W

ID FOR

M

ULTIPLEXER

/M

冲击片雷管

A

PPLICATIONS

......................................... 31

A

RBITRARY

P

ULSE

G

ENERATOR FOR

T1

与ê

1 ........................................................................................... 32

图11.任意脉冲段分配........................................... ............................... 32

变送器................................................................................................................... 32

D

IGITAL

D

ATA

F

ORMAT

................................................................................................................................. 32

T

RANSMIT

C

LOCK

（ TCLK ）S

AMPLING

E

DGE

.................................................................................................. 32

图12.发送时钟和输入数据定时......................................... ................................ 33

T

RANSMIT

HDB3 / B8ZS ê

NCODER

................................................................................................................ 33

T

ABLE

3: E

作者XAMPLES

HDB3 ê

NCODING

........................................................................................... 33

T

ABLE

4: E

作者XAMPLES

B8ZS ê

NCODING

............................................................................................ 33

D

河

F

AILURE

M

onitor

（ DMO ） ............................................................................................................... 33

T

RANSMIT

P

ULSE

S

HAPER

& L

INE

B

UILD

O

UT

（ LBO ）

电路

........................................................................ 34

T

ABLE

5: R

ECEIVE

E

QUALIZER

C

ONTROL和

T

RANSMIT

L

INE

B

UILD

-O

UT

S

ETTINGS

............................ 34

发送和接收端子的.............................................. ...................... 36

接收器（C

HANNELS

0 - 3) ..................................................................................................................... 36

内部接收终端模式............................................................................................................ 36

T

ABLE

6: R

ECEIVE

T

发芽

C

ONTROL

.......................................................................................... 36

图13.简化框图内部接收和发送端接方式......... 36

I