XRT79L71

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC -

2007年6月

修订版1.0.0

概述

该XRT79L71是单通道， ATM UNI / PPP

物理层处理器集成了DS3 / E3

取景器和线路接口单元与抖动

衰减器，它被设计成支持的ATM直接

映射和信元描绘以及PPP协议映射

和帧处理。对于ATM UNI的应用，

该设备提供了ATM物理层（ Physi-

CAL介质相关和传输转换

gence子层）接口，为公共和私人

网络的DS3 / E3速率。对于纯信道成帧器

应用中，该设备支持的传输

和接收通过DS3 / E3有效载荷“用户数据” 。

该XRT79L71包括DS3 / E3帧，行

接口单元与抖动衰减器支持

ATM或HDLC映射框架的数据。灵活

提供了一种用于并行微处理器接口

配置和控制。行业标准UTOPIA II

和POS - PHY接口也有提供。

一般特征：

可在208 STBGA套餐

JTAG接口

L

INE

I

覆盖整个院落

U

NIT

片上时钟和数据恢复电路高

输入抖动容限

会见E3 / DS3抖动容限要求

检测和清除LOS按G.775 。

接收监控模式处理多达20分贝平

与6分贝电缆的衰减损耗

符合中列出的抖动转移模板

ITU G.751 ， G.752 ， G.755和GR -499 -CORE ， 1995年

标准

符合ETSI TBR 24和GR- 499抖动传递

需求

芯片B3ZS / HDB3编码器和解码器，可

可以启用或禁用

综合T3 / E3线路接口单元

可以选择的集成抖动衰减器

无论是在接收或发送通道

片上时钟合成器提供适当的

从单一12.288 MHz的时钟速率时钟

灵活集成的时钟乘法器采用单

频时钟，并产生任DS3或E3

频率。

片上先进的无晶体抖动衰减器

抖动衰减器可以选择接收或

传输路径

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

16位或32位可选的FIFO大小

符合抖动和漂移规范

在T1.105.03b ， ETSI TBR -24 ， Bellcore的描述

GR- 253和GR- 499标准

HDLC控制器，提供的映射/

提取任意位或字节的映射

封装的数据包从DS3 / E3帧。

抖动衰减器可以被禁用

典型功耗1.3W

DS3 / E3 F

RAMER

包括片上16单元FIFO （可配置

深度4 ，8，12或16个细胞） ，同时在发送

（ TxFIFO的）和接收方向（ RXFIFO ）

包括片上54字节的发送和接收

OAM信元缓冲器，用于传输，接收和

OAM信元处理

DS3成帧器支持M13和C位奇偶校验。

DS3成帧器符合ANSI T1.107和T1.404

标准。

支持ATM信元或PPP数据包映射

支持M13和C位奇偶帧格式

支持DS3 / E3纯信道帧。

包括PRBS发生器和接收器

支持线，电池和PLCP环边后卫

接口为8位宽英特尔，摩托罗拉， PowerPC上，

和MIPS的μP

检测到OOF ， LOF ， AIS ， RDI / FERF报警。

生成和FEBE对接收插入

奇偶校验错误的支持。

在报警状态自动插入RDI / FERF的。

E3成帧器符合G.832 ， G.751标准。

成帧器可以被旁路。

ATM / PPP P

ROTOCOL

P

ROCESSOR

T

RANSMIT

C

ELL

P

ROCESSING

低功耗的3.3V ， 5V输入容限， CMOS

提取ATM信元

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT79L71

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 注册/地图

修订版1.0.0

支持ATM信元净荷扰

映射ATM信元到E3或DS3帧

PLCP帧的ATM信元流和映射

R

ECEIVE

C

ELL

P

ROCESSING

检测并删除HDLC标志

U

TOPIA

/ S

变体系

I

覆盖整个院落

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

从PLCP帧或直接提取的ATM信元的

从E3或DS3帧

符合ATM论坛的UTOPIA II接口

可编程FIFO大小为发送和

接收方向

终止PLCP帧

支持有效载荷单元解扰

T

RANSMIT

P

蒙皮

P

ROCESSING

符合POS- PHY第2级界面

S

ERIAL

I

覆盖整个院落

插入PPP报文数据流

地图HDLC数据流直接导入DS3或E3

FRAME

串行时钟和数据接口，用于访问DS3 /

E3成帧器

串行时钟和数据接口，用于访问细胞/

包处理器

应用

提取物带通讯的数据包

支持CRC -16 /32， HDLC标志和空闲

序列生成

R

ECEIVE

P

蒙皮

P

ROCESSING

从DS3或E3帧提取HDLC数据流

插入带内消息传递的数据包

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71

数字接入和交叉连接系统

3G基站

DSLAM设备

数字， ATM ，广域网和局域网交换机

PLCP &

架空

RTIP

RRING

AGC /

均衡器

TU-3

时钟&

POH

数据

处理器

RECOV ERY

抖动

衰减器

RX DS3 /

E3

弗拉姆器

HDLC

调节器

ATM信元

处理器

或PPP

处理器

UTOPIA /

POS- PHY

接口

接受

乌托邦

POS- PHY

接口

接收器模块

PLCP &

架空

TTIP

特林

脉冲

整形

蒂姆· ING

控制

抖动

衰减器

TX DS3 /

E3

弗拉姆器

HDLC

调节器

ATM信元

处理器

或PPP

处理器

2

UTOPIA /

POS- PHY

接口

TRANSM它

乌托邦

POS- PHY

接口

TRANSM伊特尔座

E3CLK

DS3CLK

CLKIN

12.288

兆赫

PCLK

INT

BLAST

地址[ 14 ：0]的

ALE_AS

CS

WR

RD

DBEN

式[2：0 ]

DATA [7 ：0]的

RDY_DTACK

TCK

TMS

TDI

TDO

TRST

时钟

合成

微处理器接口

JTAG测试端口

2

R

TxUClk

RXMOD

RXUADDR_4 RXUADDR_0 RXUCLAV RXUDATA_1

RXUDATA_2

RXUDATA_5

RXUDATA_9

RXUDATA_13

RxGFCMSB

RxGFCClk

P

N

M

L

K

J

H

G

F

E

D

C

B

A

修订版1.0.0

TXUADDR_3

TXUCLKO

TXPEOP

TXUADDR_2

TXUADDR_4

RXPDVAL

TXPER

RXPERR

RXUCLKO

RXUADDR_1

RxUSoC

RXUDATA_0

RXUDATA_4

RXUDATA_8

RXUDATA_12

TxGFCClk

RxPRed

RxPLOF

P

RODUCT

N

棕土

XRT79L71IB

TxUPrty

TxUSoC

TxUClav

TXMOD

RxUClk

RXPEOP

RXUADDR_2 RXUPRTY RXUDATA_3

RXUDATA_7

RXUDATA_11 RXUDATA_15

RxGFC

TxPOHClk

TxPOHFrame

TXUDATA_2

TXUDATA_1

TXUDATA_10

TXUEN_L

TSX_TSOF

RSX_RSOF

RXUADDR_3 RXUEN_L RXUDATA_6 RXUDATA_10 RXUDATA_14

RXCP

RxPOHFrame

RXNIB_3

RXNIB_2

TXUDATA_6

TXUDATA_5

TXUDATA_4

RxPOOF

RXNIB_0

RXOUTCLK

RXSER

产品订购信息

TXUDATA_11

TXUDATA_9

TXUDATA_8

RXNIB_1

RXOHIND

RxFrame

RXCLK

TXUDATA_15 TXUDATA_14 TXUDATA_13

VDD

GND

GND

VDD

RxLOS

RxOH

RXOHENABLE

RxOHClk

GPIO_3

GPIO_2

GPIO_1

VDD

GND

GND

VDD

TXNIB_1

TXNOB_2

TXNOB_3

RxOHFrame

P

ACKAGE

T

YPE

17X17毫米208球缩细球栅阵列

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ）

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 注册/地图

3

VDD

GND

GND

VDD

TXNIBCLK

TXSER

TXOHIND

TXNIB_0

VDD

GND

GND

VDD

TxOHIns

TxInClk

TxFrame

TXNIBFRAME

PDATA

TxOH

TxOHFrame

TxFrameRef

PDATA_4

PDATA_1

TxOHClk

TXOHENABLE

OGND

GPI_2

GPO_2

PDBEN_L

DA_SEL

DPADDR_7

DPADDR_3

PADDR_6

PINT_L

PDATA_5

PDATA_2

TxAISEn

RESET_L

GPI_1

GPO_1

PTYPE_2

VDD

DPADDR_6

DPADDR_2

PADDR_5

PCS_L

PRDY_L

PDATA_6

PDATA_3

TESTMODE

GPI_0

GPO_0

PTYPE_1

GND

DPADDR_5

DPADDR_1

PADDR_4

PADDR_1

PRD_L

PBLAST_L

PDATA_7

E3CLK

NIBBLEINTF

CLKOUT

PTYPE_0

PCLK

DPADDR_4

DPADDR_0

PADDR_3

PADDR_2

PADDR_0

PWR_L

PAS_L

TMS

TDI

TDO

TRST

MTIP

TXDGND

NC

MRING

TXDVDD

REFAVDD

REFAGND

TxAGND

RRING

ANAIO1

OVDD

RTIP

ANAIO2

VDD

-40 ° C至+ 85°C

TXON

ICTB

GND

XRT79L71

O

操作摄像机

T

emperature

R

ANGE

CLKVDD

DS3CLK

CLKGND

XRT79L71

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 注册/地图

修订版1.0.0

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ）

TXUDATA_12

TXUADDR_1

TXUADDR_0

TXUDATA_0

TXUDATA_7

TXUDAT_3

RxAGND

RxAVDD

TxAVDD

JAAVDD

GPIO_0

DMO_0

JAGND

特林

TTIP

TCK

T

10

12

13

14

15

4

16

11

1

2

3

4

5

6

7

8

9

XRT79L71

修订版1.0.0

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 注册/地图

目录

一般DESCRIPTION................................................................................................. 1

一般功能： .............................................................................................................................. 1

线路接口单元....................................................................................................................................................... 1

DS3 / E3成帧器........................................................................................................................................................... 1

ATM / PPP协议处理器..................................................................................................................................... 1

传输单元Processing............................................................................................................................................. 1

接收小区Processing.............................................................................................................................................. 2

发送数据包Processing........................................................................................................................................ 2

接收数据包Processing......................................................................................................................................... 2

乌托邦/系统接口............................................................................................................................................. 2

串行接口............................................................................................................................................................ 2

APPLICATIONS........................................................................................................................................... 2

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71 ............................................................................................................................... 2

P

RODUCT订购INFORMATION..................................................................................................... 3

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ） ........................................................................................................................ 3

T

干练

C

ONTENTS

............................................................................................................

I

1.0简要XRT79L71架构描述（参见79L71产品简介） ....................... 5

2.0中断结构中的XRT79L71 （SEE 79L71产品简介） ....................... 5

3.0寄存器映射/说明XRT79L71 1路DS3 / E3 ATM的UNI / PPP /清零的

刘IC通路FRAMER ..........................................................................................................五

C

OMMON

C

ONTROL

R

的作者EGISTERS

XRT79L71 ................................................. ....................................... 5

C

HANNEL

C

ONTROL

R

EGISTERS

..................................................................................................................... 6

C

HANNEL

C

ONTROL

R

EGISTERS

..................................................................................................................... 7

刘/抖动衰减器控制寄存器............................................ .................................. 11

接收ATM Cell处理器/ PPP处理器模块控制寄存器................... 11

传送ATM Cell处理器/ PPP处理器模块控制寄存器................ 20

操作块中断寄存器位FORMATS .................................... 24

................................................................................................................................................................... 24

................................................................................................................................................................... 24

................................................................................................................................................................... 25

................................................................................................................................................................... 26

................................................................................................................................................................... 27

................................................................................................................................................................... 27

................................................................................................................................................................... 28

................................................................................................................................................................... 28

................................................................................................................................................................... 29

................................................................................................................................................................... 30

CHANNEL中断指示时寄存器.............................................. ......... 32

................................................................................................................................................................... 32

................................................................................................................................................................... 32

................................................................................................................................................................... 33

................................................................................................................................................................... 33

................................................................................................................................................................... 34

................................................................................................................................................................... 36

接收UTOPIA接口模块 - ATM的UNI应用.......................... 39

T

ABLE

2: R

ECEIVE

UTOPIA我

覆盖整个院落

B

LOCK

- R

EGISTER

/A

地址H1

M

AP

- ATM的UNI一

PPLICATIONS

............................................ 39

................................................................................................................................................................... 40

................................................................................................................................................................... 43

................................................................................................................................................................... 43

接收POS- PHY接口模块 - PPP应用....................... 45

R

ECEIVE

POS- PHY接口

覆盖整个院落

B

LOCK

- R

EGISTER

/A

地址H1

M

AP

- 购买力平价

PPLICATIONS

............................. 45

................................................................................................................................................................... 45

................................................................................................................................................................... 47

I

XRT79L71

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 硬件

2007年6月

修订版1.0.0

概述

该XRT79L71是单通道， ATM UNI / PPP

物理层处理器集成了DS3 / E3

取景器和线路接口单元与抖动

衰减器，它被设计成支持的ATM直接

映射和信元描绘以及PPP协议映射

和帧处理。对于ATM UNI的应用，

该设备提供了ATM物理层（ Physi-

CAL介质相关和传输转换

gence子层）接口，为公共和私人

网络的DS3 / E3速率。对于纯信道成帧器

应用中，该设备支持的传输

和接收通过DS3 / E3有效载荷“用户数据” 。

该XRT79L71包括DS3 / E3帧，行

接口单元与抖动衰减器支持

ATM或HDLC映射框架的数据。灵活

提供了一种用于并行微处理器接口

配置和控制。行业标准UTOPIA II

和POS - PHY接口也有提供。

一般特征：

可在208 STBGA套餐

JTAG接口

L

INE

I

覆盖整个院落

U

NIT

片上时钟和数据恢复电路高

输入抖动容限

会见E3 / DS3抖动容限要求

检测和清除LOS按G.775 。

接收监控模式处理多达20分贝平

与6分贝电缆的衰减损耗

符合中列出的抖动转移模板

ITU G.751 ， G.752 ， G.755和GR -499 -CORE ， 1995年

标准

符合ETSI TBR 24和GR- 499抖动传递

需求

芯片B3ZS / HDB3编码器和解码器，可

可以启用或禁用

综合T3 / E3线路接口单元

可以选择的集成抖动衰减器

无论是在接收或发送通道

片上时钟合成器提供适当的

从单一12.288 MHz的时钟速率时钟

灵活集成的时钟乘法器采用单

频时钟，并产生任DS3或E3

频率。

片上先进的无晶体抖动衰减器

抖动衰减器可以选择接收或

传输路径

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

16位或32位可选的FIFO大小

符合抖动和漂移规范

在T1.105.03b ， ETSI TBR -24 ， Bellcore的描述

GR- 253和GR- 499标准

HDLC控制器，提供的映射/

提取任意位或字节的映射

封装的数据包从DS3 / E3帧。

抖动衰减器可以被禁用

典型功耗1.3W

DS3 / E3 F

RAMER

包括片上16单元FIFO （可配置

深度4 ，8，12或16个细胞） ，同时在发送

（ TxFIFO的）和接收方向（ RXFIFO ）

包括片上54字节的发送和接收

OAM信元缓冲器，用于传输，接收和

OAM信元处理

DS3成帧器支持M13和C位奇偶校验。

DS3成帧器符合ANSI T1.107和T1.404

标准。

支持ATM信元或PPP数据包映射

支持M13和C位奇偶帧格式

支持DS3 / E3纯信道帧。

包括PRBS发生器和接收器

支持线，电池和PLCP环边后卫

接口为8位宽英特尔，摩托罗拉， PowerPC上，

和MIPS的μP

检测到OOF ， LOF ， AIS ， RDI / FERF报警。

生成和FEBE对接收插入

奇偶校验错误的支持。

在报警状态自动插入RDI / FERF的。

E3成帧器符合G.832 ， G.751标准。

成帧器可以被旁路。

ATM / PPP P

ROTOCOL

P

ROCESSOR

T

RANSMIT

C

ELL

P

ROCESSING

低功耗的3.3V ， 5V输入容限， CMOS

提取ATM信元

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT79L71

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 硬件

修订版1.0.0

支持ATM信元净荷扰

映射ATM信元到E3或DS3帧

PLCP帧的ATM信元流和映射

R

ECEIVE

C

ELL

P

ROCESSING

检测并删除HDLC标志

U

TOPIA

/ S

变体系

I

覆盖整个院落

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

从PLCP帧或直接提取的ATM信元的

从E3或DS3帧

符合ATM论坛的UTOPIA II接口

可编程FIFO大小为发送和

接收方向

终止PLCP帧

支持有效载荷单元解扰

T

RANSMIT

P

蒙皮

P

ROCESSING

符合POS- PHY第2级界面

S

ERIAL

I

覆盖整个院落

插入PPP报文数据流

地图HDLC数据流直接导入DS3或E3

FRAME

串行时钟和数据接口，用于访问DS3 /

E3成帧器

串行时钟和数据接口，用于访问细胞/

包处理器

应用

提取物带通讯的数据包

支持CRC -16 /32， HDLC标志和空闲

序列生成

R

ECEIVE

P

蒙皮

P

ROCESSING

从DS3或E3帧提取HDLC数据流

插入带内消息传递的数据包

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71

数字接入和交叉连接系统

3G基站

DSLAM设备

数字， ATM ，广域网和局域网交换机

PLCP &

架空

RTIP

RRING

AGC /

均衡器

TU-3

时钟&

POH

数据

处理器

RECOV ERY

抖动

衰减器

RX DS3 /

E3

弗拉姆器

HDLC

调节器

ATM信元

处理器

或PPP

处理器

UTOPIA /

POS- PHY

接口

接受

乌托邦

POS- PHY

接口

接收器模块

PLCP &

架空

TTIP

特林

脉冲

整形

蒂姆· ING

控制

抖动

衰减器

TX DS3 /

E3

弗拉姆器

HDLC

调节器

ATM信元

处理器

或PPP

处理器

2

UTOPIA /

POS- PHY

接口

TRANSM它

乌托邦

POS- PHY

接口

TRANSM伊特尔座

E3CLK

DS3CLK

CLKIN

12.288

兆赫

PCLK

INT

BLAST

地址[ 14 ：0]的

ALE_AS

CS

WR

RD

DBEN

式[2：0 ]

DATA [7 ：0]的

RDY_DTACK

TCK

TMS

TDI

TDO

TRST

时钟

合成

微处理器接口

JTAG测试端口

2

XRT79L71

修订版1.0.0

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 硬件

产品订购信息

P

RODUCT

N

棕土

XRT79L71IB

P

ACKAGE

T

YPE

17X17毫米208球缩细球栅阵列

O

操作摄像机

T

emperature

R

ANGE

-40 ° C至+ 85°C

3

T

TXUCLKO

TXPEOP

TxUClk

RXMOD

RXUADDR_4 RXUADDR_0 RXUCLAV RXUDATA_1

RXUDATA_2

RXUDATA_5

RXUDATA_9

RXUDATA_13

RxGFCMSB

RxGFCClk

R

P

N

M

L

K

J

H

G

F

E

D

C

B

A

1

TXUADDR_4

RXPDVAL

TXPER

RXPERR

RXUCLKO

RXUADDR_1

RxUSoC

RXUDATA_0

RXUDATA_4

RXUDATA_8

RXUDATA_12

TxGFCClk

RxPRed

RxPLOF

TXUADDR_1

TXUADDR_3

XRT79L71

2

TxUSoC

TxUClav

TXMOD

RxUClk

RXPEOP

RXUADDR_2 RXUPRTY RXUDATA_3

RXUDATA_7

RXUDATA_11 RXUDATA_15

RxGFC

TxPOHClk

TXUADDR_0

TXUADDR_2

3

TXUDATA_1

TXUDATA_10

TXUEN_L

TSX_TSOF

RSX_RSOF

RXUADDR_3 RXUEN_L RXUDATA_6 RXUDATA_10 RXUDATA_14

RXCP

RxPOHFrame

RXNIB_3

TXUDATA_0

TxUPrty

TxPOHFrame

4

TXUDATA_5

TXUDATA_4

RxPOOF

RXNIB_0

TXUDAT_3

TXUDATA_2

RXNIB_2

5

TXUDATA_9

TXUDATA_8

RXNIB_1

TXUDATA_7

TXUDATA_6

RXOUTCLK

RXSER

6

VDD

GND

GND

VDD

RxLOS

TXUDATA_12 TXUDATA_11

RXOHIND

RxFrame

RXCLK

7

GPIO_2

GPIO_1

VDD

GND

GND

VDD

GPIO_0

TXUDATA_15 TXUDATA_14 TXUDATA_13

RxOH

RXOHENABLE

RxOHClk

8

TDI

TDO

VDD

GND

GND

VDD

DMO_0

GPIO_3

TXNIB_1

TXNOB_2

TXNOB_3

RxOHFrame

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 硬件

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ）

4

TXNIBCLK

TXSER

TXOHIND

TXNIB_0

MTIP

TXDGND

VDD

GND

GND

VDD

TxOHIns

TxInClk

TxFrame

TXNIBFRAME

MRING

TXDVDD

PDATA

TxOH

TxOHFrame

TxFrameRef

REFAGND

TxAGND

PDATA_4

PDATA_1

TxOHClk

TXOHENABLE

ANAIO1

OVDD

OGND

GPI_2

GPO_2

PDBEN_L

DA_SEL

DPADDR_7

DPADDR_3

PADDR_6

PINT_L

PDATA_5

PDATA_2

TxAISEn

ANAIO2

VDD

RESET_L

GPI_1

GPO_1

PTYPE_2

VDD

DPADDR_6

DPADDR_2

PADDR_5

PCS_L

PRDY_L

PDATA_6

PDATA_3

ICTB

GND

TESTMODE

GPI_0

GPO_0

PTYPE_1

GND

DPADDR_5

DPADDR_1

PADDR_4

PADDR_1

PRD_L

PBLAST_L

PDATA_7

DS3CLK

CLKGND

E3CLK

NIBBLEINTF

CLKOUT

PTYPE_0

PCLK

DPADDR_4

DPADDR_0

PADDR_3

PADDR_2

PADDR_0

PWR_L

PAS_L

9

TCK

TMS

10

特林

TRST

11

TTIP

NC

12

TxAVDD

REFAVDD

13

RxAVDD

RRING

14

RxAGND

RTIP

15

JAGND

TXON

修订版1.0.0

16

JAAVDD

CLKVDD

XRT79L71

修订版1.0.0

1路DS3 / E3 ATM的UNI / PPP /水清沟FRAMER IC - 硬件

一般DESCRIPTION................................................................................................. 1

一般功能： .............................................................................................................................. 1

线路接口单元....................................................................................................................................................... 1

DS3 / E3成帧器........................................................................................................................................................... 1

ATM / PPP协议处理器..................................................................................................................................... 1

传输单元Processing............................................................................................................................................. 1

接收小区Processing.............................................................................................................................................. 2

发送数据包Processing........................................................................................................................................ 2

接收数据包Processing......................................................................................................................................... 2

乌托邦/系统接口............................................................................................................................................. 2

串行接口............................................................................................................................................................ 2

APPLICATIONS........................................................................................................................................... 2

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71 ............................................................................................................................... 2

P

RODUCT订购INFORMATION..................................................................................................... 3

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ） ........................................................................................................................ 4

1.0寄存器映射/说明XRT79L71 1路DS3 / E3 ATM的UNI / PPP /清零的

刘IC通路FRAMER （ SEE 79L71注册/ MAP- DESC.PDF ） ................................. 5 ...

2.0引脚说明..............................................................................................................................五

P

IN

D

ESCRIPTIONS

........................................................................................................................................ 5

M

ICROPROCESSOR

I

覆盖整个院落

....................................................................................................................... 5

T

EST和

D

IAGNOSTIC

................................................................................................................................ 10

G

ENERAL

P

URPOSE

I

NPUT和

O

安输出

P

插件

.............................................................................................. 12

T

RANSMIT

S

变体系

S

IDE

I

覆盖整个院落

P

插件

.................................................................................................... 12

R

ECEIVE

S

变体系

S

IDE

I

覆盖整个院落

P

插件

...................................................................................................... 33

T

RANSMIT

L

INE

S

IDE

S

IGNALS

...................................................................................................................... 50

R

ECEIVE

L

INE

S

IDE

S

IGNALS

........................................................................................................................ 52

VDD P

插件

................................................................................................................................................... 54

GND P

插件

................................................................................................................................................... 54

N

OT

C

ONNECTED

P

插件

................................................................................................................................ 55

3.0 1.0.0BRIEF XRT79L71架构说明........................................... ...................... 56

T

ABLE

2: L

作者ISTING

A

RCHITECTURAL

/F

UNCTIONAL

D

ESCRIPTION

D

议付适用银行为

XRT79L71 ............................................... 56

水清沟DS3 / E3 - THE XRT79L71的简要功能架构描述

FRAMER MODE........................................................................................................................................ 56

F

IGURE

2. T

HE

F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

XRT79L71

当它被配置为工作在

C

LEAR

-C

HANNEL

DS3 / E3 F

RAMER

M

ODE

................................................................................................................................................. 57

更详细的功能/架构描述清晰， CHANNEL FRAMER

MODE ........................................................................................................................................................ 60

THE XRT79L71的简要功能体系结构描述 - 高速HDLC CON-

控制器OVER DS3 / E3 MODE.............................................................................................................. 60

F

IGURE

3. T

HE

F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

XRT79L71

当它被配置为工作在

H

室内运动场

-S

撒尿

HDLC

C

ONTROLLER OVER

DS3 / E3 M

ODE

................................................................................................................................. 60

更详细的功能/架构描述为高速HDLC CON-

器模式...................................................................................................................................... 64

THE XRT79L71的简要功能/架构描述 - ATM UNI OVER DS3 / E3

MODE ........................................................................................................................................................ 64

F

IGURE

4. T

HE

F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

XRT79L71

当它被配置为工作在

ATM UNI

过度

DS3 / E3 M

ODE

............................................................................................................................................................... 64

更详细的功能/架构描述为ATM UNI模式..... 68

功能架构/说明XRT79L71的 - PPP OVER DS3 / E3模式...... 69

F

IGURE

5. T

HE

F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

XRT79L71

当它被配置为工作在

PPP

过度

DS3/

E3 M

ODE

....................................................................................................................................................................... 69

更详细的功能/架构描述为PPP模式............ 73

4.0中断结构中的XRT79L71 ............................................ ............................. 73

T

ABLE

3:

T

ABLE

4:

T

ABLE

5:

T

ABLE

6:

L

所有的IST

P

ossible

C

ONDITIONS可

G

ENERATE

I

NTERRUPTS WITHIN THE

XRT79L71 ............................. 74

A L

的作者ISTING

XRT79L71 ATM UNI / PPP / C

LEAR

-C

HANNEL

DS3 / E3 F

RAMER

D

EVICE

I

NTERRUPT

B

LOCK

R

EGISTERS

75

I

NTERRUPT

S

ERVICE

R

OUTINE

G

指南为

XRT79L71 ................................................. ............................................. 78

I

NTERRUPT

S

ERVICE

R

OUTINE

G

指南为

DS3 / E3 F

RAMER

B

LOCK

.......................................................................... 79

5.0寄存器映射/说明XRT79L71 1路DS3 / E3 ATM的UNI / PPP /清零的

I

á

2003年6月

初步

JTAG接口

L

INE

I

覆盖整个院落

U

NIT

XRT79L71

REV 。 P1.0.3

1 - 通道DS3 / E3 ATM的UNI / PPP COMBO IC

概述

该XRT79L71是单通道， ATM UNI / PPP

物理层处理器集成了DS3 / E3

取景器和线路接口单元与抖动

衰减器，它被设计成支持的ATM直接

映射和信元描绘以及PPP协议映射

和帧处理。对于ATM UNI的应用，

该设备提供了ATM物理层（物理

介质相关和传输会聚

为公共和私人网络子层）接口

工作在DS3 / E3速率。对于纯信道成帧器

应用中，该设备支持的传输

和接收通过DS3 / E3有效载荷“用户数据” 。

该XRT79L71包括DS3 / E3帧，行

接口单元与抖动衰减器支持

ATM或HDLC映射框架的数据。灵活

提供了一种用于并行微处理器接口

配置和控制。行业标准UTOPIA II

和POS - PHY接口也有提供。

一般特征：

片上时钟和数据恢复电路高

输入抖动容限

会见E3 / DS3抖动容限要求

检测和清除LOS按G.775 。

接收监控模式处理多达20分贝平

与6分贝电缆的衰减损耗

符合中列出的抖动转移模板

ITU G.751 ， G.752 ， G.755和GR -499 -CORE ， 1995年

标准

符合ETSI TBR 24和GR- 499抖动传递

需求

芯片B3ZS / HDB3编码器和解码器，可

可以启用或禁用

片上时钟合成器提供适当的

从单一12.288 MHz的时钟速率时钟

综合T3 / E3线路接口单元

可以选择的集成抖动衰减器

无论是在接收或发送通道

片上先进的无晶体抖动衰减器

抖动衰减器可以选择接收或

传输路径

灵活集成的时钟乘法器采用单

频时钟，并产生任DS3或E3

频率。

16位或32位可选的FIFO大小

符合抖动和漂移规范

在T1.105.03b ， ETSI TBR -24 ， Bellcore的描述

GR- 253和GR- 499标准

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

HDLC控制器，提供的映射/

提取任意位或字节的映射

封装的数据包从DS3 / E3帧。

抖动衰减器可以被禁用

典型功耗1.3W

DS3 / E3 F

RAMER

包括片上16单元FIFO （可配置

深度4 ，8，12或16个细胞） ，同时在发送

（ TxFIFO的）和接收方向（ RXFIFO ）

DS3成帧器支持M13和C位奇偶校验。

DS3成帧器符合ANSI T1.107和T1.404

标准。

包括片上54字节的发送和接收

OAM信元缓冲器，用于传输，接收和

OAM信元处理

检测到OOF ， LOF ， AIS ， RDI / FERF报警。

生成和FEBE对接收插入

奇偶校验错误的支持。

支持ATM信元或PPP数据包映射

支持M13和C位奇偶帧格式

支持DS3 / E3纯信道帧。

包括PRBS发生器和接收器

支持线，电池和PLCP环边后卫

接口为8位宽英特尔，摩托罗拉， PowerPC上，

和MIPS的μP

在报警状态自动插入RDI / FERF的。

E3成帧器符合G.832 ， G.751标准。

成帧器可以被旁路。

ATM / PPP协议处理器

T

RANSMIT

C

ELL

P

ROCESSING

低功耗的3.3V ， 5V输入容限， CMOS

可在208 STBL PBGA封装

提取ATM信元

支持ATM信元净荷扰

映射ATM信元到E3或DS3帧

PLCP帧的ATM信元流和映射

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT79L71

REV 。 P1.0.3

初步

1 - 通道DS3 / E3 ATM的UNI / PPP COMBO IC

á

R

ECEIVE

C

ELL

P

ROCESSING

8/16位UTOPIA I级和II和PPP多PHY

接口工作在25 ， 33或50兆赫。

从PLCP帧或直接提取的ATM信元的

从E3或DS3帧

终止PLCP帧

支持有效载荷单元解扰

T

RANSMIT

P

蒙皮

P

ROCESSING

符合ATM论坛的UTOPIA II接口

可编程FIFO大小为发送和

接收方向

符合POS- PHY第2级界面

S

ERIAL

I

覆盖整个院落

插入PPP报文数据流

地图HDLC数据流直接导入DS3或E3

FRAME

串行时钟和数据接口，用于访问DS3 /

E3成帧器

提取物带通讯的数据包

支持CRC -16 /32， HDLC标志和空闲

序列生成

R

ECEIVE

P

蒙皮

P

ROCESSING

串行时钟和数据接口，用于访问细胞/

包处理器

应用

从DS3或E3帧提取HDLC数据流

插入带内消息传递的数据包

检测并删除HDLC标志

U

TOPIA

/ S

变体系

I

覆盖整个院落

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71

数字接入和交叉连接系统

3G基站

DSLAM设备

数字， ATM ，广域网和局域网交换机

P LC P &

verh EAD

提示

R R G中

AGC /

曲艾莉婕

TU -3

锁定&

POH

阿拉木图

P罗塞斯SOR

EC OV红霉素

抖动

一TTE nuator

x深第3 /

E3

弗拉姆器

H D LC

ontroller

A TM有丝

P罗塞斯SOR

或P P P

P罗塞斯SOR

U给P IA /

P 2 O 5 S -P ^ h

INTE rface

EC eive

ü托邦

P 2 O 5 S -P ^ h

INTE rface

权证IV E R B LO C k的

P LC P &

verh EAD

牛逼提示

牛逼R IN摹

P ulse

S HA元

TIM G中

ONTROL

抖动

一TTE nuator

TX 第3 /

E3

弗拉姆器

H D LC

ontroller

A TM有丝

P罗塞斯SOR

或P P P

P罗塞斯SOR

2

U给P IA /

P 2 O 5 S -P ^ h

INTE rface

泛米之

ü托邦

P 2 O 5 S -P ^ h

INTE rface

牛逼RA N s个米itte R B LO C k的

E3CLK

DS3C LK

LK IN

锁

S ynth esizer

M icroproces SOR英特rface

JTA G试验P ORT

12.288

兆赫

P·C LK

在T

B LA S T

A D ，D R [ 14 ： 0 ]

勒_ A S

CS

WR

RD

DBEN

TY P E [ 2 ： 0 ]

D A TA [ 7 ： 0 ]

R D所 _D TA C k的

TC

TM S

TD我

TD

TR S T

产品订购信息

P

RODUCT

N

棕土

XRT79L71IB

P

ACKAGE

T

YPE

17X17毫米208球缩细球栅阵列

O

操作摄像机

T

emperature

R

ANGE

-40 ° C至+ 85°C

2

T

TXUCLKO

TXPEOP

TxUClk

RXMOD

RXUADDR_4 RXUADDR_0 RXUCLAV RXUDATA_1

RXUDATA_2

RXUDATA_5

RXUDATA_9

RXUDATA_13

RxGFCMSB

RxGFCClk

R

P

N

M

L

K

J

H

G

F

E

D

C

B

A

1

RXPDVAL

TXPER

RXPERR

RXUCLKO

RXUADDR_1

RxUSoC

RXUDATA_0

RXUDATA_4

RXUDATA_8

RXUDATA_12

TxGFCClk

RxPRed

RxPLOF

TXUADDR_1 TXUADDR_3

á

2

TxUSoC

TxUClav

TXMOD

RxUClk

RXPEOP

RXUADDR_2 RXUPRTY RXUDATA_3

RXUDATA_7

RXUDATA_11 RXUDATA_15

RxGFC

TxPOHClk

TXUADDR_0 TXUADDR_2 TXUADDR_4

3

TXUDATA_1

TXUDATA_10

TXUEN_L

TSX_TSOF

RSX_RSOF

RXUADDR_3 RXUEN_L RXUDATA_6 RXUDATA_10 RXUDATA_14

RXCP

RxPOHFrame

TXUDATA_0

TxUPrty

TxPOHFrame

4

TXUDATA_5

TXUDATA_4

RxPOOF

RXNIB_0

TXUDAT_3

TXUDATA_2

RXNIB_3

RXNIB_2

5

TXUDATA_9

TXUDATA_8

RXNIB_1

TXUDATA_7

TXUDATA_6

RXOUTCLK

RXSER

6

VDD

GND

GND

VDD

TXUDATA_12 TXUDATA_11

RXOHIND

RxFrame

RXCLK

1 - 通道DS3 / E3 ATM的UNI / PPP COMBO IC

7

GPIO_3

VDD

GND

GND

VDD

GPIO_2

GPIO_1

GPIO_0

TXUDATA_15 TXUDATA_14 TXUDATA_13

RxLOS

RxOH

RXOHENABLE

RxOHClk

8

TMS

VDD

GND

GND

VDD

TDI

TDO

DMO_0

TXNIB_1

TXNOB_2

TXNOB_3

RxOHFrame

初步

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ）

3

TXNIBCLK

TXSER

TXOHIND

TXNIB_0

TRST

VDD

GND

GND

MTIP

TXDGND

VDD

TxOHIns

TxInClk

TxFrame

TXNIBFRAME

NC

MRING

TXDVDD

PDATA

TxOH

TxOHFrame

TxFrameRef

REFAGND

TxAGND

PDATA_4

PDATA_1

TxOHClk

TXOHENABLE

RRING

OGND

GPI_2

ANAIO1

OVDD

GPO_2

PDBEN_L

DA_SEL

DPADDR_7

DPADDR_3

PADDR_6

PINT_L

PDATA_5

PDATA_2

TxAISEn

RTIP

RESET_L

ANAIO2

VDD

GPI_1

GPO_1

PTYPE_2

VDD

DPADDR_6

DPADDR_2

PADDR_5

PCS_L

PRDY_L

PDATA_6

PDATA_3

TXON

ICTB

GND

TESTMODE

GPI_0

GPO_0

PTYPE_1

GND

DPADDR_5

DPADDR_1

PADDR_4

PADDR_1

PRD_L

PBLAST_L

PDATA_7

CLKVDD

DS3CLK

CLKGND

E3CLK

NIBBLEINTF

CLKOUT

PTYPE_0

PCLK

DPADDR_4

DPADDR_0

PADDR_3

PADDR_2

PADDR_0

PWR_L

PAS_L

9

TCK

10

特林

11

TTIP

12

TxAVDD

REFAVDD

13

RxAVDD

14

RxAGND

15

JAGND

XRT79L71

REV 。 P1.0.3

16

JAAVDD

XRT79L71

REV 。 P1.0.3

初步

目录

1 - 通道DS3 / E3 ATM的UNI / PPP COMBO IC

á

概述................................................ ................................................. 1

一般

F

EATURES

:......................................................................................................................................1

线路接口单元....................................................................................................................................................... 1

DS3 / E3 Framer............................................................................................................................................................ 1

ATM / PPP协议PROCESSOR........................................................................................................................ 1

传输单元Processing............................................................................................................................................. 1

接收小区Processing.............................................................................................................................................. 2

发送数据包处理........................................................................................................................................ 2

接收数据包处理......................................................................................................................................... 2

乌托邦/系统接口............................................................................................................................................. 2

串行接口............................................................................................................................................................ 2

应用...........................................................................................................................................2

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT79L71 ............................................................................................................................... 2

P

RODUCT

O

RDERING

I

载文信息

................................................................................................................2

T

ABLE

1: P

IN

O

的的UT

XRT79L71 （ TOP VIEW ） ........................................................................................................................ 3

T

干练

C

ONTENTS

...........................................................................................................1

P

IN

D

ESCRIPTIONS

.........................................................................................................................................4

M

ICROPROCESSOR

I

覆盖整个院落

.......................................................................................................................4

T

EST和

D

IAGNOSTIC

...................................................................................................................................7

G

ENERAL

P

URPOSE

I

NPUT和

O

安输出

P

插件

.................................................................................................8

T

RANSMIT

S

变体系

S

IDE

I

覆盖整个院落

P

插件

.......................................................................................................8

R

ECEIVE

S

变体系

S

IDE

I

覆盖整个院落

P

插件

.......................................................................................................23

T

RANSMIT

L

INE

S

IDE

S

IGNALS

......................................................................................................................35

R

ECEIVE

L

INE

S

IDE

S

IGNALS

........................................................................................................................36

VDD P

插件

...................................................................................................................................................37

GND P

插件

...................................................................................................................................................38

N

OT

C

ONNECTED

P

插件

.................................................................................................................................38

电气特性................................................ ................................ 39

AC电气特性信息.............................................. .... 39

微处理器接口时序

为

R

EVISION

A S

ILICON

......................................................39

微处理器接口时序 - 异步INTEL模式........................................... ......... 39

T

ABLE

2 ：直流电气CHARACTERISTICSS..................................................................................................................... 39

适用于所有TTL电平输入和CMOS电平输出引脚 - 环境温度= 25°C ............................... ... 39

F

IGURE

2. A

SYNCHRONUS

M

ODE

1 - I

NTEL TYPE

P

ROGRAMMED

I / O牛逼

即时通信

(W

RITE

C

YCLE

) ............................................................ 39

F

IGURE

3. A

SYNCHRONUS

M

ODE

1 - I

NTEL TYPE

P

ROGRAMMED

I / O牛逼

即时通信

(R

EAD

C

YCLE

) ............................................................. 40

T

ABLE

3: T

即时通信

I

载文信息的

M

ICROPROCESSOR

I

覆盖整个院落

,

当配置工作在

I

NTEL

A

同步

M

ODE

............................................................................................................................................................................ 40

微处理器接口时序 - 异步MOTOROLA （ 68K ）

MODE................................................................................................................................41

F

IGURE

4. A

SYNCHRONUS

M

ODE

2 - M

OTOROLA

68K P

ROGRAMMED

I / O牛逼

即时通信

(W

RITE

C

YCLE

) .................................................... 41

F

IGURE

5. A

SYNCHRONUS

M

ODE

2 - M

OTOROLA

68 P

ROGRAMMED

I / O牛逼

即时通信

(R

EAD

C

YCLE

) ........................................................ 41

微处理器接口时序 - POWER PC 403同步MODE42

T

ABLE

4: T

即时通信

I

载文信息的

M

ICROPROCESSOR

I

覆盖整个院落当配置工作在

M

OTOROLA

（ 68K ）一个

SYN

-

异步的

M

ODE

........................................................................................................................................................... 42

F

IGURE

6. S

YNCHRONOUS

M

ODE

3 - IBM P

OWER

PC 403我

时序覆盖整个院落

(W

RITE

C

YCLE

) ......................................................... 42

F

IGURE

7. S

YNCHRONOUS

M

ODE

3 - IBM P

OWER

PC 403我

时序覆盖整个院落

(R

EAD

C

YCLE

)........................................................... 43

T

ABLE

5: T

即时通信

I

载文信息的

M

ICROPROCESSOR

I

覆盖整个院落

,

当配置工作在

IBM P

OWER

PC403

M

ODE

............................................................................................................................................................................ 43

微处理器接口时序 - IDT3051 / 52模式.................................. 44

F

IGURE

8. S

YNCHRONOUS

M

ODE

4 - IDT 52分之3051我

时序覆盖整个院落

(W

RITE

C

YCLE

) .................................................................... 44

F

IGURE

9. S

YNCHRONOUS

M

ODE

4 - IDT 52分之3051我

时序覆盖整个院落

(R

EAD

C

YCLE

)...................................................................... 45

T

ABLE

6: T

即时通信

I

载文信息的

M

ICROPROCESSOR

I

覆盖整个院落

,

当配置工作在

IBM P

OWER

PC403

M

ODE

............................................................................................................................................................................ 45

DS3 / E3 LIU接口 - 线侧电特性信息

46

1

1 - 通道DS3 / E3 ATM的UNI / PPP COMBO IC

á

初步

XRT79L71

REV 。 P1.0.3

E3 L

INE

S

IDE

P

ARAMETERS

......................................................................................................................... 46

F

IGURE

10. P

ULSE

M

征求

E3 （ 34.368M

BPS

) I

覆盖整个院落AS PER

ITU -T G.703 ............................................ ............................. 46

T

ABLE

7 ： E3牛逼

变送器线路侧器输出和接收线路侧输入规范

....................................................... 46

DS3 L

INE

S

IDE

P

ARAMETERS

...................................................................................................................... 47

F

IGURE

11. B

ELLCORE

GR- 499 -CORE P

ULSE

T

EMPLATE

R

EQUIREMENTS FOR

DS3一个

PPLICATIONS

................................................ 47

T

ABLE

8 ： DS3 P

ULSE

M

ASK

E

QUATIONS

........................................................................................................................................ 48

T

ABLE

9 ： DS3牛逼

变送器

L

INE

S

IDE

O

和安输出

R

ECEIVER

L

INE

S

IDE

I

NPUT

S

PECIFICATIONS

（ GR- 499 ） ................................. 48

发送UTOPIA接口............................................... .................................... 49

F

IGURE

12. T

即时通信

D

IAGRAM的

T

RANSMIT

UTOPIA我

覆盖整个院落

B

LOCK

................................................................................ 49

T

ABLE

10: T

即时通信

I

载文信息的

T

RANSMIT

UTOPIA我

覆盖整个院落

B

LOCK

........................................................................... 49

发送有效载荷数据输入接口............................................. ........... 50

发送有效载荷数据输入接口 - 时序要求..................................... 50

T

ABLE

11: T

即时通信信息FO RTHE

T

RNASMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落

........................................................ 50

F

IGURE

13. T

即时通信

D

IAGRAM的

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落的时候

XRT79L71

工作在两个

DS3

和

L

OOP

-T

即时通信

M

副执行秘书办公室

.............................................................................................................................................. 51

F

IGURE

14. T

即时通信

D

IAGRAM的

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落的时候

XRT79L71

工作在两个

DS3

和

L

OCAL

-T

即时通信

M

副执行秘书办公室

............................................................................................................................................. 52

F

IGURE

15. T

即时通信

D

IAGRAM的

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落的时候

XRT79L71

工作在两个

DS3/

N

IBBLE

-P

ARALLEL和

L

OOP

-T

即时通信

M

副执行秘书办公室

.................................................................................................................. 52

F

IGURE

16. T

即时通信

D

IAGRAM的

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落的时候

XRT79L71

工作在两个

DS3/

N

IBBLE

-P

ARALLEL和

L

OCAL

-T

即时通信

M

副执行秘书办公室

................................................................................................................. 53

发射额外开销数据输入接口............................................. ......... 54

发射额外开销数据输入接口 - 时序要求.................................. 54

T

ABLE

12: T

即时通信

I

载文信息的

T

RANSMIT

O

VERHEAD

D

ATA

I

NPUT

I

覆盖整个院落

B

LOCK

..................................................... 54

F

IGURE

17. T

即时通信

D

IAGRAM的

T

RANSMIT

O

VERHEAD

D

ATA

I

NPUT

I

覆盖整个院落

(M

ETHOD

1 A

CCESS

) .................................... 56

F

IGURE

18. T

即时通信

D

IAGRAM的

T

RANSMIT

O

VERHEAD

D

ATA

I

NPUT

I

覆盖整个院落

(M

ETHOD

2 A

CCESS

) .................................... 56

接收有效载荷数据输出接口............................................. .......... 57

接收有效载荷数据输出接口 - 时序要求................................... 57

T

ABLE

13: T

即时通信

I

载文信息的

R

ECEIVE

P

AYLOAD

D

ATA

O

安输出

I

覆盖整个院落

B

LOCK

...................................................... 57

F

IGURE

19. T

即时通信

D

IAGRAM的

R

ECEIVE

P

AYLOAD

D

ATA

O

安输出

I

覆盖整个院落

(S

ERIAL

M

ODE

).............................................. 57

F

IGURE

20. T

即时通信

D

IAGRAM的

R

ECEIVE

P

AYLOAD

D

ATA

O

安输出

I

覆盖整个院落

(N

IBBLE

-P

ARALLEL

M

ODE

) ............................. 58

接收开销数据输出接口............................................. ....... 59

接收开销数据输出接口 - 时序要求................................ 59

AC ê

LECTRICAL

C

极特

(C

ONT

.)................................................................................................. 59

F

IGURE

21. T

即时通信

D

IAGRAM的

R

ECEIVE

O

VERHEAD

D

ATA

O

安输出

I

覆盖整个院落

(M

ETHOD

1 - U

星

R

X

OHC

LK

) .................. 60

F

IGURE

22. T

即时通信

D

IAGRAM的

R

ECEIVE

O

VERHEAD

D

ATA

O

安输出

I

覆盖整个院落

(M

ETHOD

2 - U

星

R

X

OHE

NABLE

) ............ 60

接收UTOPIA接口............................................... ....................................... 61

接收UTOPIA接口............................................................................................................... 61

F

IGURE

23. T

即时通信

D

IAGRAM的

R

ECEIVE

UTOPIA我

覆盖整个院落

B

LOCK

.................................................................................. 61

T

ABLE

14: T

即时通信

I

载文信息的

R

ECEIVE

UTOPIA我

覆盖整个院落

B

LOCK

............................................................................. 61

寄存器映射XRT79L71的............................................. ................................ 63

C

OMMON

C

ONTROL

R

的作者EGISTERS

XRT79L71 ................................................. ..................................... 63

水清沟FRAMER模块寄存器............................................ ..................................... 64

刘/抖动衰减器控制寄存器............................................ .................................. 68

接收ATM Cell处理器/ PPP处理器模块控制寄存器................... 69

操作块中断寄存器位FORMATS .................................... 77

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

3 (A

地址H1

= 0

X

0100) ................................................................. 77

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

2 (A

地址H1

= 0

X

0101) ................................................................. 77

O

PERATION

C

ONTROL

- L

OOP

-

后

C

ONTROL

R

EGISTER

(A

地址H1

= 0

X

0102) ........................................... 78

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0103) ................................................................. 79

D

EVICE

ID

EGISTER

(A

地址H1

= 0

X

0104)................................................................................................. 79

R

EVISION

ID

EGISTER

(A

地址H1

= 0

X

0105).............................................................................................. 80

O

PERATION

I

NTERRUPT

S

TATUS

R

EGISTER

- B

YTE

1 (A

地址H1

= 0

X

0112) .................................................. 80

O

PERATION

I

NTERRUPT

S

TATUS

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0113) .................................................. 81

O

PERATION

I

NTERRUPT

E

NABLE

R

EGISTER

- B

YTE

1 (A

地址H1

= 0

X

0116) .................................................. 82

O

PERATION

I

NTERRUPT

E

NABLE

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0117) .................................................. 83

CHANNEL中断指示时寄存器.............................................. ......... 84

C

HANNEL

I

NTERRUPT

I

NDICATOR

- R

ECEIVE

C

ELL

P

ROCESSOR

/PPP P

ROCESSOR

B

LOCK

(A

地址H1

= 0

X

0119)84

2