XRT75L06

六通道E3 / DS3 / STS -1线路接口，抖动衰减器单元

2004年3月

修订版1.0.3

概述

该XRT75L06是六

接口单元（ LIU）为

刘整合

发射器和抖动

铅BGA封装。

通道完全集成线路

E3 / DS3 / STS-1的应用程序。

6个独立的接收器，

在一个单一的217的衰减器

衰减器性能符合ETSI TBR -24和

符合Bellcore GR- 499规范。

该XRT75L06提供了一个并行微处理器

接口进行编程和控制。

该XRT75L06支持模拟，远程和数字

环边后卫。该设备还具有一个内置的伪

随机二进制序列（ PRBS ）发生器和

检测器与插入和检测单个位的能力

错误诊断目的。

该XRT75L06的每个通道可独立

配置中的E3 （ 34.368兆赫）来操作， DS3

（ 44.736兆赫）或STS -1（ 51.84兆赫） 。每

发送器可以被关闭，并且三态

冗余支持或节省电力。

该XRT75L06的差分接收器提供了高

噪声干扰余量，并且能够接收数据

超过1000英尺的电缆或电缆的高达12分贝

衰减。

该XRT75L06集成了先进的水晶般

每个通道较小的抖动衰减器可被选择

无论是在发送和接收通道。抖动

应用

E3 / DS3接入设备

DSLAM设备

数字交叉连接系统

CSU / DSU设备

路由器

光纤终端

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT 75L06

CS

RD

WR

ADDR [ 7：0]

D[7:0]

PCLK

RDY

INT

PMODE

RESET

XRT75L06

XRT75L06

μprocessor

接口

CLKOUT_n

SFM_EN

RLOL_n

E3Clk

DS3Clk

STS-Clk/12M

MUX

峰值检波器

切片机

时钟&数据

恢复

LOS

探测器

时钟

合成

抖动

衰减器

HDB3/

B3ZS

解码器

RTIP_n

RRING_n

AGC /

均衡器

RxClk_n

RxPOS_n

RxNEG / LCV_n

当地

环回

远程

环回

RLOS_n

TxClk_n

TxPOS_n

TxNEG_n

TTIP_n

TRING_n

MTIP_n

MRing_n

DMO_n

信息和通信技术

LINE

司机

Tx

脉冲

成型

定时

控制

抖动

衰减器

MUX

HDB3/

B3ZS

编码器

设备

MONITOR

Tx

控制

TXON

通道0

通道n ...

CHANNEL 5

订购信息

P

艺术

N

棕土

XRT75L06IB

P

ACKAGE

217引脚BGA

O

操作摄像机

T

emperature

R

ANGE

-40

°

C至+ 85

°

C

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT75L06

修订版1.0.3

六通道E3 / DS3 / STS -1线路接口，抖动衰减器单元

特点

接收器

片上时钟和数据恢复电路高

输入抖动容限

5V电压的数字量输入

提供217引脚BGA封装

- 40 ° C至85°C工业级温度范围

发送接口特性

会见E3 / DS3 / STS - 1抖动容限要求

检测并清除LOS按G.775

接收监控模式处理多达20分贝平

与6分贝电缆的衰减损耗

接受来自任何单轨或双轨数据

终端设备，并产生一个双极性信号

到行

芯片B3ZS / HDB3编码器和解码器，可

可以启用或禁用

集成的脉冲整形电路

内置B3ZS / HDB3编码器（其可以是

禁用）

片上时钟合成器提供适当的

从单一12.288 MHz的时钟速率时钟

接受发送时钟为30％占空比 -

70%

提供低抖动输出时钟

发射机

生成符合ITU -T G.703脉冲

对于E3应用脉冲模板

符合符合Bellcore GR - 499 ， GR- 253和ANSI

T1.102规范发射脉冲

生成符合DSX - 3脉冲的脉冲

模板，如在符合Bellcore GR -499中指定

-core

和ANSI T1.102_1993

三态的冗余发送输出能力

应用

生成符合STSX - 1脉冲

脉冲模板，如在Bellcore的指定GR- 253-

CORE

每个发射器可以打开或关闭开启

抖动衰减器

片上先进的无晶体抖动衰减

每个通道

发射机可以以支持被关闭

冗余设计

接收接口特性

抖动衰减器可以选择接收，

发送通道，或禁用

集成自适应接收均衡（可选）

最佳的时钟和数据恢复

符合ETSI TBR 24抖动传输要求

符合中列出的抖动转移模板

ITU G.751 ， G.752 ， G.755和GR -499 -CORE ， 1995年

标准

声明并清除按照ITU-T的LOS缺陷

为E3和DS3应用G.775的要求

会见抖动容限要求，规定

在ITU -T G.823_1993的E3应用

16位或32位可选的FIFO大小

控制和诊断

会见抖动容限要求，规定

在符合Bellcore GR -499 -CORE的DS3应用

控制并行微处理器接口和

CON组fi guration

支持

监测

可选

国内

发送

司机

声明的锁（ LOL ）报警丢失

内置B3ZS / HDB3解码器（其可以是

禁用）

每个通道都支持模拟，远程和数字

环背

恢复的数据可以被静音，而LOS

条件声明

单3.3 V± 5 ％电源

输出是单轨道或双轨道数据的

终端设备

2

XRT75L06

六通道E3 / DS3 / STS -1线路接口，抖动衰减器单元

F

IGURE

2. XRT75L06

IN

BGA

包

(B

OTTOM

V

IEW

)

修订版1.0.3

（见引脚列表引脚名称和功能）

A

B

C

D

E

F

G

H

J

K

L

XRT75L06

M

N

P

R

T

U

17

16

15

14

12

12

11

10

9

8

7

6

5

4

3

2

1

3

XRT75L06

六通道E3 / DS3 / STS -1线路接口，抖动衰减器单元

修订版1.0.3

目录

概述................................................ ................................................. 1

A

PPLICATIONS

..............................................................................................................................................

该XRT 75L06图1.框图......................................................................................................

订购信息................................................................................................................... 1

F

EATURES

....................................................................................................................................................

T

RANSMIT

I

覆盖整个院落

C

极特

......................................................................................................

R

ECEIVE

I

覆盖整个院落

C

极特

........................................................................................................

图2. XRT75L06在BGA封装（底视图） ....................................... ................................................

1

1

2

2

2

3

引脚说明（按功能） ............................................ .................................. 4

T

RANSMIT

I

覆盖整个院落

................................................................................................................................... 4

R

ECEIVE

I

覆盖整个院落

..................................................................................................................................... 6

C

LOCK

I

覆盖整个院落

........................................................................................................................................ 8

控制和报警接口....................................................................................................... 9

A

NALOG

P

OWER和

G

圆

................................................................................................................... 12

数字

P

OWER和

G

圆

..................................................................................................................... 14

1.0时钟合成器............................................................................................................................. 16

1.1 C

LOCK

D

ISTRIBUTION

....................................................................................................................................... 16

图4.时钟分配Congifured在E3模式，不使用SFM ...................................... .................

输入时钟驱动电路的微处理器图3.简化框图..........................

2.0接收器部分.......................................................................................................................

图5.接收路径框图...........................................................................................................

16

16

17

17

2.1 R

ECEIVE

L

INE

I

覆盖整个院落

................................................................................................................................. 17

图6.接收线InterfaceConnection ............................................ .................................................. ..... 17

2.2 A

daptive

G

艾因

C

ONTROL

（ AGC）的..................................................................................................................... 18

2.3 R

ECEIVE

E

QUALIZER

........................................................................................................................................ 18

图7. ACG /均衡器Blcok图......................................................................................................... 18

2.3.1推荐的均衡器设置........................................... ............................................ 18

2.4 C

锁定和

D

ATA

R

ECOVERY

.......................................................................................................................... 18

2.4.1数据/时钟恢复模式............................................................................................................... 18

2.4.2培养模式..................................................................................................................................... 18

2.5 LOS （L

开放源码软件

S

IGNAL

) D

etector

.................................................................................................................. 19

2.5.1 DS3 / STS - 1 LOS条件................................................................................................................. 19

2.5.2禁用ALOS / DLOS检测...................................................................................................... 19

T

ABLE

1: T

HE

ALOS （A

NALOG

LOS ）D

ECLARATION和

C

LEARANCE

T

HRESHOLDS对于一个给定的地点

LOSTHR

和

REQEN （ DS3

和

STS - 1

PPLICATIONS

) ................................................................... 19

2.5.3 E3 LOS条件： ............................................................................................................................. 20

图8.信号丢失定义为E3中按照ITU -T G.775 ................................. ...................................... 20

图9.信号丢失的定义为E3的按照ITU -T G.775 。 .................................................. ..................... 20

2.5.4干扰容限....................................................................................................................... 21

图10.干扰余量测试设置为DS3 / STS - 1 .................................... ........................................ 21

图11.干扰余量测试设置为E3 。 .................................................. ....................................... 21

T

ABLE

2: I

干涉现象

M

ARGIN

T

美东时间

R

ESULTS

.............................................................................................. 22

2.5.5静音与LOS条件下恢复数据： ....................................... ..................................... 23

2.6 B3ZS / HDB3

ECODER

.................................................................................................................................... 23

图12.接收器输出的数据和代码违反时序........................................ .................................... 23

3.0发送器节.................................................................................................................. 24

图13.传输路径框图........................................................................................................ 24

3.1 T

RANSMIT

D

IGITAL

I

NPUT

I

覆盖整个院落

................................................................................................................ 24

终端设备和XRT75L06 （双轨数据） ....................... 24之间。图14.典型的接口

图15.变送器端子输入时序........................................... .................................................. .... 25

图16.单轨道或NRZ数据格式（编码器和解码器都启用） ................................. ........ 25

3.2 T

RANSMIT

C

LOCK

............................................................................................................................................ 26

3.3 B3ZS / HDB3 ê

NCODER

.................................................................................................................................... 26

I

XRT75L06

六通道E3 / DS3 / STS -1线路接口，抖动衰减器单元

修订版1.0.3

3.3.1 B3ZS编码.................................................................................................................................. 26

3.3.2 HDB3编码.................................................................................................................................. 26

图17.双轨道数据格式（编码器和解码器被禁用） ................................... ...................... 26

图18. B3ZS编码格式................................................................................................................. 26

3.4 T

RANSMIT

P

ULSE

S

HAPER

............................................................................................................................... 27

图20.发射脉冲波形测试电路.......................................... .................................................. .... 27

3.4.1使用准则发送打造出电路........................................ ..................................... 27

图19. HDB3编码格式................................................................................................................ 27

3.5 E3

线路侧参数

.............................................................................................................................. 28

图21.脉冲模板的E3 （ 34.368兆比特/秒）接口符合ITU -T G.703 ............................ .......................

T

ABLE

3 ： E3牛逼

变送器线路侧器输出和接收线路侧输入规范

..........................

图22.符合Bellcore GR- 253 CORE发射输出脉冲模板SONET STS - 1的应用.........

T

ABLE

4 ： STS -1 P

ULSE

M

ASK

E

QUATIONS

........................................................................................................

T

ABLE

5 ： STS - 1 T＆

变送器

L

INE

S

IDE

O

和安输出

R

ECEIVER

L

INE

S

IDE

I

NPUT

S

PECIFICATIONS

（ GR - 253 ） 。

因为根据Bellcore GR- 499 ...................................图23.发送输出继电器脉冲模板DS3 .............

T

ABLE

7 ： DS3牛逼

变送器

L

INE

S

IDE

O

和安输出

R

ECEIVER

L

INE

S

IDE

I

NPUT

S

PECIFICATIONS

（ GR- 499 ）。...

T

ABLE

6 ： DS3 P

ULSE

M

ASK

E

QUATIONS

...........................................................................................................

28

29

30

30

31

31

32

32

3.6 T

RANSMIT

D

RIVE

M

onitor

.............................................................................................................................. 33

3.7 T

变送器

S

挠度

O

N

/O

FF

....................................................................................................................... 33

图24.发送驱动器显示器设置。 ..................................................................................................... 33

4.0抖动.................................................................................................................................................. 34

4.1 J

伊特尔

T

OLERANCE

.......................................................................................................................................... 34

4.1.1 DS3 / STS -1的抖动容限要求....................................... ............................................... 34

图25.抖动容限测量..................................................................................................... 34

4.1.2 E3抖动容限要求........................................... .................................................. ....... 35

图26.输入抖动容限为DS3 / STS - 1 ...................................... .................................................. 35 ..

图27.输入抖动容限为E3 ......................................................................................................... 35

4.2 J

伊特尔

T

转让（BOT）

............................................................................................................................................ 36

4.3 J

伊特尔

A

TTENUATOR

........................................................................................................................................ 36

T

ABLE

8: J

伊特尔

A

MPLITUDE VERSUS

M

ODULATION

F

Characteristic低频

(J

伊特尔

T

OLERANCE

) ....................................... 36

T

ABLE

9: J

伊特尔

T

转让（BOT）

S

PECIFICATION

/R

EFERENCES

................................................................................. 36

4.3.1抖动生成................................................................................................................................ 37

T

ABLE

10: J

伊特尔

T

转让（BOT）

P

屁股

M

ASKS

....................................................................................................... 37

图28.抖动传输要求和抖动衰减性能........................................ .......... 37

5.0诊断要点......................................................................................................................... 38

5.1 PRBS摹

ENERATOR和

D

etector

................................................................................................................. 38

图29. PRBS模式................................................................................................................................. 38

5.2环回................................................................................................................................................ 39

5.2.1模拟环回........................................................................................................................ 39

图30.模拟环回........................................................................................................................... 39

5.2.2数字环......................................................................................................................... 40

5.2.3远方返回........................................................................................................................ 40

图31.数字环回............................................................................................................................ 40

图32.远程回环......................................................................................................................... 40

5.3传输所有ONES （ TAOS ） .................................................................................................................... 41

图33.发送全1（ TAOS ） .............................................................................................................

6.0微处理器接口座.....................................................................................................

T

ABLE

11: S

选举

M

ICROPROCESSOR

I

覆盖整个院落

M

ODE

......................................................................

图34.简化框图微处理器接口模块....................................... ...........

41

42

42

42

6.1 T

HE

M

ICROPROCESSOR

I

覆盖整个院落

B

LOCK

S

IGNALS

........................................................................................ 43

T

ABLE

12 ： XRT75L06 M

ICROPROCESSOR

I

覆盖整个院落

S

IGNALS

......................................................................... 43

6.2 A

同步和

S

YNCHRONOUS

D

ESCRIPTION

......................................................................................... 44

T

ABLE

13: A

同步

T

即时通信

S

PECIFICATIONS

.........................................................................................

图35.异步微处理器的接口信号在可编程I / O读写操作...........

图36.同步微处理器的接口信号在可编程I / O读写操作............

T

ABLE

14: S

YNCHRONOUS

T

即时通信

S

PECIFICATIONS

...........................................................................................

45

45

46

46

II