初步

2003年10月

XRT74L74

REV 。 P1.1.1

4通道， ATM UNI / PPP DS3 / E3取景控制器

概述

该XRT74L74 4通道， ATM UNI / PPP物理

层处理器集成了DS3 / E3帧CON-

控制器被设计成支持的ATM直接映射和

信元定界以及PPP映射和框架

处理。对于ATM的UNI应用，该器件

提供的ATM物理层（物理媒体

依赖和传输会聚子lay-

ERS）为在公共和专用网络接口

DS3 / E3速率。对于纯信道成帧器应用

中，这种设备支持的传输和重

ception通过的DS3 / E3有效载荷“用户数据” 。

该XRT74L74 DS3 ATM UNI /清除通道成帧器

采用接收，发送，微处理器接口

脸，性能监控，测试和诊断，并

线路接口单元扫描驱动功能区。

特点

符合8/16位UTOPIA I级和II

PPP多-PHY接口规范和支持

港口UTOPIA总线，25 ， 33或50 MHz工作频率

包括片上16单元FIFO （可配置

深度4 ，8，12或16个细胞） ，同时在发送

（ TxFIFO的）和接收方向（ RXFIFO ）

包括片上54字节的发送和接收

OAM信元缓冲器，用于传输，接收和

OAM信元处理

支持ATM信元或PPP数据包映射

支持M13和C位奇偶帧格式

支持DS3 / E3纯信道帧的应用

系统蒸发散

包括PRBS发生器和接收器

支持线，电池和PLCP环边后卫

接口为8位宽英特尔，摩托罗拉， PowerPC上，

和MIPS的μP

每信道的HDLC控制器，用于Tx和Rx

低功耗的3.3V ， 5V输入容限， CMOS

提供388引脚PBGA封装

应用

数字接入和交叉连接系统

数字， ATM ，广域网和局域网交换机

网络接口服务单位

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT74L74 ATM UNI / PPP DS3 / E3 F

拉明洛奇

C

ONTROLLER

A[6:0]

WR_RW

RD_DS

CS

ALE_AS

RESET

INT

D[7:0]

μPCLK

RDY_DTCK

TYPE

Type_0

Type_1

质粒pBLAST

PDBEN

注：典型

信道（n）的显示，

在那里;

n = 0时，1，2或3 。

微处理器

微处理器

接口

接口

（可编程

（可编程

寄存器和

寄存器和

中断块）

中断块）

FEAC

FEAC

处理器

处理器

信道（n）的

信道（n）的

Transmitter_n

Transmitter_n

LAPD

LAPD

收发器

收发器

信道（n）的

信道（n）的

性能

性能

MONITOR

MONITOR

信道（n）的

信道（n）的

JTAG

JTAG

TDI

TCK

TMS

TDO

TRST

Receiver_n

Receiver_n

接受

DS3/E3

成帧器

TxPOS_n

TxNEG_n

TxLineClk_n

TxFrame_n

TxOHClk_n

TxOHFrame_n

TxAISEn_n

TxInClk_n

TxOHIns_n

TxOH_n

TxOHEnable_n

TxPOHFrame_n

8KRef_n

TxStuffCtl_n

TxPFrame_n

TxPOH_n

TxPOHClk_n

TxPOHIns_n

EncoDis_n

TxGFC_n

TxGFCMS_n

TxGFCClk

TxCellTxed_n

TXOHInd_n

TxNibFrame_n

TxNibClk_n

TxNib_ [3：0 ] _n的

TxFrameRef_n

TxSerData_n

TxHDLCClk_n

TxHDLCDat_ [7：0 ] _n的

SendFCS_n

SendMSG_n

TxUClk

TXUCLKO

TxUData [15：0 ] / TxPData [15 ：0]的

TxUPrty

TxUSoC / TxPSOP

TxUEn

TxUClav

TxUAddr [4 ：0]的

TXPEOP

TxMod_n

TxTSX / TxPOSF

TXPERR

发送

DS3/E3

成帧器

RxLOS_n

RxOOF_n

EXTLOS_n

RxAIS_n

RxRed_n

RxOH_n

RxOHClk_n

RxLineClk_n

RxPOS_n

RxNEG_n

RxOHFrame_n

RxSerClk_n

RxOHEnable_n

RxPOOF_n

RxPFrame_n

RxPOHFrame_n

RxPOH_n

RxPOHClk_n

RxPLOF_n

RxPRed_n

RxLCD_n

RxCellRxed_n

RxGFCClk_n

RxGFCMS_n

RxGFC_n

RxClk_n

RXOHInd_n

RxFrame_n

RxNib_ [3：0 ] _n的

RxSerData_n

RxOutClk_n

ValidFCS_n

RxIdle_n

RxHDLCDat_ [7：0 ] _n的

RxHDLCClk_n

接收PLCP

处理器/

清晰频道

接收串行数据

处理器

发送PLCP

处理器/

清晰频道

TX串行数据

处理器

接收小区

处理器

传输单元

处理器

HDLC

调节器

HDLC

调节器

RxUClk

RXUCLKO

RxUEn / RxPEnb

RxUPrty

RxUData [15：0 ] / RxPData [15 ：0]的

RxUSoC / RxPSOP

RxUClav

RxUAddr [4 ：0]的

RxMOD_n

RXPEOP

RxTSX / RxPSOF

RXPDVAL

RXPERR

线路接口

驱动器和扫描

RX乌托邦/ PPP

接口

TX乌托邦/ PPP

接口

NIBBLEINTF

DMO_n

GPIO_n

LLOOP_n

REQ_N

TAOS_n

TxLEV_n

RLOOP_n

RLOL_n

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT74L74

4通道， ATM UNI / PPP DS3 / E3取景控制器

REV 。 P1.1.1

初步

F

IGURE

2. P

IN

O

的的UT

XRT74L74 DS3 / E3 ATM的UNI / PPP （ 388引脚PBGA ）

（见引脚列表引脚名称和功能）

AF

1

AE

1

AD

1

AC

1

AB

1

AA

1

Y1

W1

V1

U1

T1

R1

P1

N1

M1

L1

K1

J1

H1

G1

F1

E1

D4

C1

B1

A1

D4

D

23

L2

L3

L4

G

V1

V1

V1

V1

V3

G

V1

V1

V1

V1

V3

G

G

G

G

G

V3

G

G

G

G

G

V3

G

V2

V2

V2

V2

V3

G

V2

V2

V2

V2

V3

L

23

L

24

L

25

T

23

T

24

T

25

AC

4

AC

23

AF

26

AF

AE

AD

AC

26

AC

AB

AA

Y

W

V

U

T

26

T2

T3

T4

T

R

P

N

M

L

26

L

K

J

H

G

F

E

XRT74L74

D

26

D

C

B

A

26

A

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

订购信息

P

艺术

N

棕土

XRT74L74IB

P

ACKAGE

35 ×35毫米， 388塑料球栅阵列

O

操作摄像机

T

emperature

R

ANGE

-40 ° C至+ 85°C

2

XRT74L74

4通道， ATM UNI / PPP DS3 / E3取景控制器

初步

目录

REV 。 P1.1.1

一般DESCRIPTION.............................................................................................................. 1

F

EATURES

..................................................................................................................................................................... 1

A

PPLICATIONS

............................................................................................................................................................... 1

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT74L74 ATM UNI / PPP DS3 / E3 F

拉明洛奇

C

ONTROLLER

............................................................. 1

F

IGURE

2. P

IN

O

的的UT

XRT74L74 DS3 / E3 ATM的UNI / PPP （ 388引脚PBGA ） ..................................... .......................................... 2

订购信息........................................................................................................... 2

1.0寄存器映射XRT74L74的............................................ .................................................. ... 57

C

OMMON

C

ONTROL

R

的作者EGISTERS

XRT74L74...................................................................................................... 57

水清沟FRAMER模块寄存器............................................ .................................................. ... 58

接收ATM Cell处理器/ PPP处理器模块控制寄存器.................................. 62

操作块中断寄存器位FORMATS ............................................ ..... 71

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

3 (A

地址H1

= 0

X

0100) ................................................................................. 71

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

2 (A

地址H1

= 0

X

0101) ................................................................................. 71

O

PERATION

C

ONTROL

- L

OOP

-

后

C

ONTROL

R

EGISTER

(A

地址H1

= 0

X

0102) ........................................................... 72

O

PERATION

C

ONTROL

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0103) ................................................................................. 73

D

EVICE

ID

EGISTER

(A

地址H1

= 0

X

0104)................................................................................................................. 74

R

EVISION

ID

EGISTER

(A

地址H1

= 0

X

0105).............................................................................................................. 74

O

PERATION

I

NTERRUPT

S

TATUS

R

EGISTER

- B

YTE

1 (A

地址H1

= 0

X

0112) .................................................................. 74

O

PERATION

I

NTERRUPT

S

TATUS

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0113) .................................................................. 75

O

PERATION

I

NTERRUPT

E

NABLE

R

EGISTER

- B

YTE

1 (A

地址H1

= 0

X

0116) .................................................................. 76

O

PERATION

I

NTERRUPT

E

NABLE

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0117) .................................................................. 77

CHANNEL中断指示时寄存器.............................................. ...................... 78

C

HANNEL

I

NTERRUPT

I

NDICATOR

- R

ECEIVE

C

ELL

P

ROCESSOR

/PPP P

ROCESSOR

B

LOCK

(A

地址H1

= 0

X

0119) ........... 79

C

HANNEL

I

NTERRUPT

I

NDICATOR

- 刘/ J

伊特尔

A

TTENUATOR

B

LOCK

(A

地址H1

= 0

X

011D) ........................................... 79

C

HANNEL

I

NTERRUPT

I

NDICATOR

- T

RANSMIT

C

ELL

P

ROCESSOR

/PPP P

ROCESSOR

B

LOCK

(A

地址H1

= 0

X

0121) ......... 80

C

HANNEL

I

NTERRUPT

I

NDICATOR

- DS3 / E3 F

RAMER

B

LOCK

(A

地址H1

= 0

X

0127) ....................................................... 80

O

PERATION

G

ENERAL

P

URPOSE

P

IN

D

ATA

R

EGISTER

(A

地址H1

= 0

X

0147)................................................................. 81

O

PERATION

G

ENERAL

P

URPOSE

P

IN

D

IRECTION

C

ONTROL

R

EGISTER

(A

地址H1

= 0

X

014B) ........................................ 81

接收UTOPIA接口模块.............................................. ....................................... 82

T

ABLE

1: R

ECEIVE

UTOPIA / POS- PHY接口

覆盖整个院落

B

LOCK

- R

EGISTER

/A

地址H1

M

AP

.......................................................................... 82

R

ECEIVE

UTOPIA / POS -PHY

ONTROL

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0503) ...................................................... 82

R

ECEIVE

UTOPIA P

ORT

A

地址H1

R

EGISTER

(A

地址H1

= 0

X

0513) ............................................................................ 85

R

ECEIVE

UTOPIA P

ORT

N

棕土

R

EGISTER

(A

地址H1

= 0

X

0517) ............................................................................. 85

发送UTOPIA接口模块.............................................. .................................... 87

T

ABLE

2: T

RANSMIT

UTOPIA我

覆盖整个院落

B

LOCK

- R

EGISTER

/A

地址H1

M

AP

......................................................................................... 87

T

RANSMIT

UTOPIA / POS -PHY

ONTROL

R

EGISTER

- B

YTE

0 (A

地址H1

= 0

X

0583) .................................................... 87

T

RANSMIT

UTOPIA P

ORT

A

地址H1

R

EGISTER

(A

地址H1

= 0

X

0593) .......................................................................... 90

T

RANSMIT

UTOPIA P

ORT

N

棕土

R

EGISTER

(A

地址H1

= 0

X

0597) ........................................................................... 90

2.0微处理器信息................................................................................................................. 92

3.0发射部分.......................................................................................................................... 93

3.1发送UTOPIA接口模块............................................. .................................................. ..... 93

发送UTOPIA接口的3.1.1简要说明........................................ ................................... 93

F

IGURE

3. S

IMPLE

B

LOCK

D

作者IAGRAM

T

RANSMIT

UTOPIA我

覆盖整个院落

................................................................................................. 94

发送UTOPIA接口3.1.2功能说明........................................ ...................... 94

F

IGURE

4. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

T

RANSMIT

UTOPIA B

LOCK

........................................................................................ 95

F

IGURE

5. T

即时通信

D

作者IAGRAM

T

X

UC

LAV

/T

X

F

ULL

B

和其他各种号在写入

T

RANSMIT

UTOPIA ，

WHILE OPER

-

阿婷在

O

CTET

-L

伊维尔基尼

H

ANDSHAKING

M

ODE

................................................................................................................ 100

F

IGURE

6. T

即时通信

D

各种IAGRAM

T

RANSMIT

UTOPIA我

覆盖整个院落闭塞信号

,

当

T

RANSMIT

UTOPIA我

覆盖整个院落块

工作在THE

“C

ELL

L

伊维尔基尼

H

ANDSHAKING

” M

ODE

. ....................................................................................................... 101

F

IGURE

7. S

IMPLE

I

LLUSTRATION的

S

炉火

-PHY

PERATION

............................................................................................................ 104

F

IGURE

8. F

低

C

HART描绘的做法，即

ATM L

AYER

P

ROCESSOR应该在写

ATM

ELL

D

ATA INTO

该

T

RANSMIT

UTOPIA我

BLOCK覆盖整个院落

,

当

UNI

运行于

S

炉火

PHY M

ODE

.................................. 105

F

IGURE

9. T

即时通信

D

作者IAGRAM

ATM L

AYER处理器

T

RANSMITTING

D

ATA TO THE

UNI

在该

UTOPIA

ATA

B

US

, (S

炉火

-PHY

M

ODE

/C

ELL

-L

伊维尔基尼

H

ANDSHAKING

)...................................................................................................................................... 106

F

IGURE

10. T

即时通信

D

作者IAGRAM

ATM L

AYER

P

ROCESSOR

T

RANSMITTING

D

ATA TO THE

UNI

在该

UTOPIA

ATA

B

US

(S

炉火

-PHY

M

ODE

/O

CTET

-L

伊维尔基尼

H

ANDSHAKING

). .................................................................................................................................. 106

F

IGURE

11. A

N

I

LLUSTRATION的

M

ULTI

-PHY

PERATION WITH

UNI

EVICES

#1

和

#2.................................................................... 108

F

IGURE

12. T

即时通信

D

IAGRAM说明

B

各种信号FROM THE OF EHAVIOR

ATM L

AYER处理器和

UNI ，

中

P

OLL

-

I

XRT74L74

4通道， ATM UNI / PPP DS3 / E3取景控制器

REV 。 P1.1.1

初步

ING

. ....................................................................................................................................................................................

110

F

IGURE

13. F

低

-C

的哈特

“ UNI

EVICE

S

选举及

W

RITE

P

ROCEDURE

”

对于

M

ULTI

-PHY

PERATION

. ..................... 111

F

IGURE

14. T

即时通信

D

的作者IAGRAM

T

RANSMIT

UTOPIA

ATA和

A

地址H1

B

美国信号的

,

在

“M

ULTI

-PHY “ UNI

EVICE

S

选举

和

W

RITE

O

PERATIONS

..................................................................................................................................................... 111

3.2发送Cell处理器.................................................................................................................. 115

发送Cell处理器3.2.1简要说明........................................ .................................. 115

发射Cell处理器3.2.2功能说明......................................... ............................. 115

F

IGURE

15. S

IMPLE

I

的作者LLUSTRATION

T

RANSMIT

C

ELL

P

ROCESSOR

B

锁和

A

SSOCIATED

E

XTERNAL

P

插件

........................ 115

F

IGURE

16. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

T

RANSMIT

C

ELL

P

ROCESSOR

B

LOCK

...................................................................... 116

F

IGURE

17. B

作者EHAVIOR

T

X

GFC ，T

X

GFCC

LK

,

和

T

X

GFCMSB

中

GFC

插入

“O

UTBOUND

” C

ELL

.................... 120

3.3 TRANSMIT PLCP处理器.................................................................................................................. 124

发送PLCP处理器3.3.1简要说明........................................ .................................. 124

的PLCP帧3.3.2描述和通道开销（ POH ）字节.................................. ......... 125

F

IGURE

18. S

IMPLE

I

的作者LLUSTRATION

T

RANSMIT

PLCP P

ROCESSOR

B

LOCK

................................................................................. 125

发送PLCP处理器模块.......................................的3.3.3功能说明......... 127

F

IGURE

19. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

T

RANSMIT

PLCP P

ROCESSOR

................................................................................ 127

F

IGURE

20. A

N

I

的作者LLUSTRATION

B

的作者EHAVIOR

T

X

POH S

ERIAL

I

覆盖整个院落号在

U

SER

I

作者NPUT

POH

ATA

....... 134

3.4 TRANSMIT DS3 FRAMER ............................................................................................................................ 135

发送DS3成帧器3.4.1简要说明........................................ ............................................ 135

3.5 TRANSMIT E3成帧器.............................................................................................................................. 135

THE TANSMIT E3成帧器3.5.1简要说明........................................ .................................................. 135

4.0接收部分...................................................................................................................136

4.1接收DS3 FRAMER ............................................................................................................................... 136

THE 4.1.1简要说明接收DS3 FRAMER ........................................ ............................................... 136

F

IGURE

21. B

LOCK

D

的作者IAGRAM

R

ECEIVER

DS3 F

RAMER

,

关联销

........................................................................ 137

F

IGURE

22. F

UNCTIONAL

B

LOCK

D

作者IAGRAM

R

ECEIVER

F

RAMER

....................................................................................................... 138

4.2接收PLCP处理器.................................................................................................................... 138

4.2.1操作接收PLCP处理器......................................... .................................................. 。 138

F

IGURE

23. I

的作者LLUSTRATION

S

IMPLE

B

LOCK

D

的作者IAGRAM

R

ECEIVE

PLCP P

ROCESSOR

........................................................ 139

THE 4.2.2功能说明接收PLCP处理器........................................ ........................ 139

F

IGURE

24. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

R

ECEIVE

PLCP P

ROCESSOR

B

LOCK

....................................................................... 139

F

IGURE

25. S

TATE

M

ACHINE

D

的作者IAGRAM

R

ECEIVE

PLCP P

ROCESSOR

F

拉明洛奇

A

LGORITHM

...................................................... 141

F

IGURE

26. T

即时通信

R

ELATIONSHIP之间

R

ECEIVE

PLCP POH B

YTE

S

ERIAL

O

安输出

P

ORT销

—R

X

POH ，R

X

POHF

RAME和

R

X

-

POHC

LK

. ........................................................................................................................................................................... 146

4.3接收Cell处理器..................................................................................................................... 148

THE 4.3.1简要说明接收Cell处理器........................................ ..................................... 148

F

IGURE

27. S

IMPLE

I

的作者LLUSTRATION

R

ECEIVE

C

ELL

P

ROCESSOR

,

关联

P

插件

........................................................... 148

接收Cell处理器4.3.2功能说明......................................... ................................ 148

F

IGURE

28. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

R

ECEIVE

C

ELL

P

ROCESSOR

.................................................................................... 149

F

IGURE

29. C

ELL

D

ELINEATION

A

LGORITHM

E

MPLOYED BY THE

R

ECEIVE

C

ELL

P

ROCESSOR

,

当

UNI

运行于

“D

直接打

-

M

APPED

“ ATM M

ODE

. ........................................................................................................................................................ 150

F

IGURE

30. I

LLUSTRATION的

O

VERALL

C

ELL

F

ILTERING

/P

ROCESSING PROCEDURING的内发生的

R

ECEIVE

C

ELL

P

ROCESSOR

152

F

IGURE

31. S

TATE

M

ACHINE

D

的作者IAGRAM

HEC B

YTE

E

RROR

C

ORRECTION

/D

ETECTION

A

LGORITHM

............................................. 153

F

IGURE

32. A

N

A

接近角TO

P

ROCESSING

S

EGMENT

OAM

细胞

,

通过

R

ECEIVE

C

ELL

P

ROCESSOR

. ........................................... 164

F

IGURE

33. A

接近角TO

P

ROCESSING

“E

ND

-

TO

-E

ND

“ OAM

ELLS

.................................................................................................. 164

F

IGURE

34. I

的作者LLUSTRATION

B

的作者EHAVIOR

R

X

GFC S

ERIAL

O

安输出

P

ORT信号的

............................................................. 167

4.4接收UTOPIA接口模块..................................................................................................... 168

THE 4.4.1简要说明接收UTOPIA接口模块....................................... ....................... 168

4.4.2功能描述接收UTOPIA .......................................... .................................................. 。 168

F

IGURE

35. S

IMPLE

B

LOCK

D

作者IAGRAM

R

ECEIVE

UTOPIA B

锁

UNI ................................................. ........................................ 168

F

IGURE

36. F

UNCTIONAL

B

LOCK

D

的作者IAGRAM

R

ECEIVE

UTOPIA我

覆盖整个院落

B

LOCK

..................................................................... 170

F

IGURE

37. T

即时通信

D

作者IAGRAM

R

X

UC

LAV

/R

X

E

MPTY

B

和其他各种号在读取来自

R

ECEIVE

UTOPIA ，

WHILE OP

-

展业务的

O

CTET

-L

伊维尔基尼

H

ANDSHAKING

M

ODE

. ........................................................................................................... 174

F

IGURE

38. T

即时通信

D

各种IAGRAM

R

ECEIVE

UTOPIA我

覆盖整个院落闭塞信号

,

当

R

ECEIVE

UTOPIA我

覆盖整个院落块

工作在THE

“C

ELL

L

伊维尔基尼

” H

ANDSHAKE

M

ODE

........................................................................................................... 175

F

IGURE

39. S

IMPLE

I

LLUSTRATION的

S

炉火

-PHY

PERATION

.......................................................................................................... 178

F

IGURE

40. F

低

C

HART描绘的做法，即

ATM L

AYER

P

ROCESSOR要采取读物细胞将数据从

R

ECEIVE

UTOPIA我

覆盖整个院落

,

在

S

炉火

-PHY M

ODE

................................................................................................... 179

F

IGURE

41. T

即时通信

D

作者IAGRAM

ATM L

AYER处理器

R

ECEIVING

D

ATA FROM THE

UNI

在该

UTOPIA

ATA

B

US

, (S

炉火

-PHY

M

ODE

/C

ELL

L

伊维尔基尼

H

ANDSHAKING

). ..................................................................................................................................... 180

F

IGURE

42. T

即时通信

D

作者IAGRAM

ATM L

AYER处理器

R

ECEIVING

D

ATA FROM THE

UNI

在该

UTOPIA

ATA

B

US

, (S

炉火

-PHY

M

ODE

/O

CTET

L

伊维尔基尼

H

ANDSHAKING

). .................................................................................................................................. 180

F

IGURE

43. A

N

I

LLUSTRATION的

M

ULTI

-PHY

PERATION WITH

UNI

器件

#1

和

#2 .................................................................... 182

II

XRT74L74

4通道， ATM UNI / PPP DS3 / E3取景控制器

初步

REV 。 P1.1.1

F

IGURE

44. T

即时通信

D

IAGRAM说明

B

各种信号FROM THE OF EHAVIOR

ATM L

AYER处理器和

UNI ，

中

P

OLLING

. ............................................................................................................................................................................ 184

F

IGURE

45. F

低

-C

的哈特

“ UNI

EVICE

S

选举及

R

EAD

P

ROCEDURE

”

对于

M

ULTI

-PHY

PERATION

........................ 185

F

IGURE

46. T

即时通信

D

的作者IAGRAM

R

ECEIVE

UTOPIA

ATA和

A

地址H1

B

美国信号的

,

在

“M

ULTI

-PHY “ UNI

EVICE

S

选举

和

W

RITE

O

PERATIONS

..................................................................................................................................................... 185

XRT74L74配置................................................ .................................................. 190 ..

5.0 DS3操作的XRT74L74的............................................ .................................................. 190

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 190

DS3的框架结构5.1描述和相关开销比特........................................ 190

F

IGURE

47. DS3 F

RAME

F

ORMAT FOR

C-

位

P

元数

........................................................................................................................... 190

F

IGURE

48. DS3 F

RAME

F

ORMAT FOR

M13........................................................................................................................................ 191

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 191

T

ABLE

32: T

HE

R

ELATIONSHIP的内容之间

B

IT

2 ， （C -B

IT

P

元数

*/M13)

WITHIN THE

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER和

所产生的

DS3 F

拉明洛奇

F

ORMAT

............................................................................................................................... 192

T

ABLE

33: C-

位

F

受膏为

C-

位

P

元数

DS3 F

RAME

F

ORMAT

.......................................................................................... 192

5.1.1帧同步位（适用于M13和C位奇偶帧格式） ....... 192

5.1.2性能监控/检错位（奇偶校验） ...................................... ........................... 193

5.1.3报警和信号有关的开销比特........................................ ............................................... 193

5.1.4数据链接相关架空BITS....................................................................................................... 194

THE XRT74L74 （ DS3模式操作） 5.2发射部分...................................... ........ 194

F

IGURE

49. A S

IMPLE

I

的作者LLUSTRATION

T

RANSMIT

S

挠度

,

WITHIN THE

XRT74L74,

当它被配置为工作在

DS3 M

ODE

......................................................................................................................................................................... 195

5.2.1发送有效载荷数据输入接口BLOCK ........................................ ................................... 195

F

IGURE

50. A S

IMPLE

I

的作者LLUSTRATION

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落

B

LOCK

........................................................ 195

T

ABLE

34: L

ISTING和

D

WITH THE插针关联ESCRIPTION

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落

....................... 196

F

IGURE

51. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落

(

OF

该

XRT74L74)

为

M

ODE

1(S

ERIAL

/L

OOP

-T

即时通信

) O

PERATION

........................................................................................ 198

F

IGURE

52. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

覆盖整个院落块的

XRT74L74

和

T

端子

E

QUIPMENT

(

为

M

ODE

1 O

PERATION

) ............................................................................... 199

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 199

F

IGURE

53. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落的

该

XRT74L74

为

M

ODE

2 (S

ERIAL

/L

OCAL

-T

IMED

/F

RAME

-S

LAVE

) O

PERATION

................................................................. 200

F

IGURE

54. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

XRT74L74

和

T

端子

E

QUIPMENT

(M

ODE

2 O

PERATION

)

201

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 201

F

IGURE

55. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落的

该

XRT74L74

为

M

ODE

3 (S

ERIAL

/L

OCAL

-T

IMED

/F

RAME

-M

ASTER

) O

PERATION

.............................................................. 202

F

IGURE

56. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

XRT74L74

和

T

端子

E

QUIPMENT

（ DS3 M

ODE

3 O

每

-

ATION

) ................................................................................................................................................................................ 203

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 204

F

IGURE

57. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落的

该

XRT74L74

为

M

ODE

4 (N

IBBLE

-P

ARALLEL

/L

OOP

-T

IMED

) O

PERATION

......................................................................... 205

F

IGURE

58. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

XRT74L74

和

T

端子

E

QUIPMENT

(M

ODE

4 O

PERATION

)

206

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 206

F

IGURE

59. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落的

该

XRT74L74

为

M

ODE

5 (N

IBBLE

-P

ARALLEL

/L

OCAL

-T

IMED

/F

RAME

-S

LAVE

) O

PERATION

................................................. 208

F

IGURE

60. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

XRT74L74

和

T

端子

E

QUIPMENT

（ DS3 M

ODE

5 O

每

-

ATION

) ................................................................................................................................................................................ 209

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 209

F

IGURE

61. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

P

AYLOAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落的

该

XRT74L74

为

M

ODE

6 (N

IBBLE

-P

ARALLEL

/L

OCAL

-T

IMED

/F

RAME

-M

ASTER

) O

PERATION

.............................................. 210

F

IGURE

62. B

的作者EHAVIOR

T

端子

I

信号的覆盖整个院落之间

XRT74L74

和

T

端子

E

QUIPMENT

（ DS3 M

ODE

6 O

每

-

ATION

) ................................................................................................................................................................................ 211

F

RAMER

O

操作摄像机

M

ODE

R

EGISTER

(A

地址H1

= 0

X

00) ......................................................................................... 212

5.2.2发射额外开销数据输入接口......................................... ............................................. 212

F

IGURE

63. S

IMPLE

I

的作者LLUSTRATION

T

RANSMIT

O

VERHEAD

D

ATA

I

NPUT

I

BLOCK覆盖整个院落

......................................................... 212

T

ABLE

35 ： A L

的作者ISTING

O

VERHEAD BITS WITHIN THE

DS3

FRAME

,

以及它们的潜在来源

,

WITHIN THE

XRT74L74 IC .... 213

T

ABLE

36: D

作者ESCRIPTION

M

ETHOD

1 T

RANSMIT

O

VERHEAD

I

NPUT

I

覆盖整个院落

S

IGNALS

................................................................... 214

F

IGURE

64. I

的作者LLUSTRATION

T

端子

E

QUIPMENT BEING介接到所述

T

RANSMIT

O

VERHEAD

D

ATA

I

NPUT

I

覆盖整个院落

(M

ETHOD

1) ....................................................................................................................................................................................... 215

T

ABLE

37: T

HE

R

ELATIONSHIP之间

N

作者：焦茶色

R

伊辛

C

LOCK

E

在当选总监

T

X

OHC

LK

, (

自

T

X

OHF

RAME最后SAMPLED

＆ QUOT ; H

室内运动场

" ）

对

DS3

VERHEAD

B

IT

,

正在处理

..................................................................................................... 216

F

IGURE

65. I

LLUSTRATION的信号的必须发生的

T

端子

E

QUIPMENT及

XRT74L74,

为了CONFIG

-

III