xr

2004年8月

初步

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

REV 。 P1.0.0

概述

该XRT73LC00A DS3 / E3 / STS - 1线路接口单元

是XRT73L00A的一个低功耗CMOS版本和

由线发射器和接收器集成的

在一块芯片上，并设计为DS3，E3或SO-

NET STS - 1的应用程序。

XRT73LC00A可以被配置为支持的E3

（ 34.368 Mbps）的DS3 （ 44.736 Mbps）的或SONET的

STS - 1 （ 51.84 Mbps）的速率。

在发送方向上， XRT73LC00A编码

输入数据要么B3ZS （对于DS3 / STS-1的应用

系统蒸发散）或HDB3 （用于应用E3 ）格式和反对

VERTS的数据转换成相应的脉冲形状

1变压器：通过1传输的同轴电缆。

在接收方向的XRT73LC00A执行

均衡的输入信号，进行时钟重

covery ，无论从B3ZS或HDB3换的数据进行解码

垫，转换接收到的数据转换成TTL / CMOS换

垫，检查LOS或LOL条件和检测

并宣布行代码侵犯的发生。

该XRT73LC00A还包含一个4线微处理器的

用于存取芯片上的处理器的串行接口

命令寄存器。

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT73LC00A

E3

STS -1 / DS3

主机/ （ HW）

特点

结合了改进的定时恢复电路

是引脚和功能兼容XRT73L00A

会见E3 / DS3 / STS - 1抖动容限要求一

MENTS

全环回功能

发送和接收掉电模式

全冗余支持

包含4线串行微处理器接口

使用最少的外部元件

低功耗CMOS设计

+ 3.3V单电源供电

5 V容限销

-40 ° C至+ 85 ° C工作温度范围

采用44引脚TQFP封装

应用

接口E3 ， DS3或SONET STS - 1网络

CSU / DSU设备

PCM测试设备

光纤终端

多路复用器

RLOL EXCLK

信息和通信技术

RClkINV

RTIP

RRING

AGC /

均衡器

切片机

时钟

恢复

RCLK1

倒置

LCV/(RCLK2)

DA TA

恢复

RE每季派息

PEAK

探测器

LOS探测器

HDB3/

B 3ZS

解码器

RP操作系统

RNEG

DR / SR

LO STHR

SDI

SDO / （ LCV ）

SCLK

CS

REGRESET

串行

处理器

接口

RLOS

环M UX

LLB

RLB

ENDECDIS

TAOS

TTIP

脉冲

成型

特林

HDB3/

B3ZS

编码器

茶NSM它

逻辑

占空比调整

TPData

TNDATA

TCLK

M提示

M RING

DM

设备

M onitor

Tx

控制

TXLEV

TXO FF

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

REV 。 P1.0.0

初步

订购信息

P

艺术

N

棕土

XRT73LC00AIV

P

ACKAGE

T

YPE

44引脚TQFP封装（10毫米X 10毫米）

O

操作摄像机

T

emperature

R

ANGE

-40 °C至+ 85°

C

C

F

IGURE

2. P

IN

O

的的UT

XRT73LC00A

在

44 P

IN

TQFP

TNDATA

TxAGND

TPData

TxAVDD

MRING

TCLK

TXOFF

MTIP

TTIP

特林

44

43

42

41

40

39

38

37

36

35

34

TXLEV

TAOS

TxAVDD

DMO

TxAGND

AGND

RxAGND

RTIP

RRING

RxAVDD

REGRESET /

RCLK2INV

1

2

3

4

5

6

7

8

9

10

11

信息和通信技术

33

32

31

30

29

28

27

26

25

24

23

RPOS

RNEG

RCLK1

LCV/(RCLK2)

RxDVDD

RXDGND

EXCLK

DVDD

DGND

RLOS

RLOL

XRT73LC00A

（ TOP VIEW ）

12

REQDIS

13

LOSTHR

14

LLB

15

RLB

16

STS1/DS3

17

E3

18

主机/ HW

19

SDI / （ LOSMUTEN ）

20

SDO / （ LCV ）

21

SCLK / （ ENDECDIS ）

22

CS / （ DR / SR ）

2

rx

rx

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

REV 。 P1.0.0

初步

目录

概述................................................ .................................................. 1

特点................................................................................................................................................ 1

应用......................................................................................................................................... 1

在XRT73LC00A图1.框图.......................................... .................................................. ...... 1

订购信息................................................ ............................................... 2

图2.引脚输出的44引脚TQFP封装的XRT73LC00A的..................................... ......................................... 2

目录.........................................................................................................我

引脚说明............................................................................................................. 3

电气特性................................................ ................................. 11

绝对最大额定值............................................... .................................................. ..

DC ê

LECTRICAL

C

极特

............................................................................................................

AC ê

LECTRICAL

C

极特

............................................................................................................

图3.时序图发送端输入接口....................................... ........................

图4.时序图接收端输出接口....................................... ......................

图5.发送脉冲幅度测试电路DS3 ， E3和STS - 1价格................................. ...........

AC电气特性（续）l

INE

S

IDE

P

ARAMETERS

...........................................

图6. ITU -T G.703发送器输出脉冲模板E3应用程序.................................. ...............

图7.符合Bellcore GR- 499 -CORE发射输出脉冲模板DS3应用程序............................

图8.符合Bellcore GR- 253 -CORE发射输出脉冲模板SONET STS - 1的应用...........

图9.微处理器串行接口数据结构.......................................... ....................................

AC电气特性（续） ........................................... ........................................

图10.时序图的微处理器串行接口........................................ .......................

11

11

12

13

13

13

16

17

17

18

18

19

19

系统说明................................................ .................................................. 20

T

HE

T

RANSMIT

S

挠度

............................................................................................................................ 20

T

HE

R

ECEIVE

S

挠度

.............................................................................................................................. 20

T

HE

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

................................................................................................ 20

T

ABLE

1: R

作者： OLE

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落引脚当

XRT73LC00A

运行于

H

ARD

-

器

M

ODE

...................................................................................................................................... 20

1.0选择数据传输速率............................................. ................................................ 21

T

ABLE

2: S

选举

D

ATA

R

ATE的

XRT73LC00A

通过

E3

和

STS-1/DS3

输入引脚

(H

ARDWARE

M

ODE

) ............................................................................................................................................... 21

C

OMMAND

R

EGISTER

CR4 （A

地址H1

= 0

X

04) ........................................................................................... 21

T

ABLE

3: S

选举

D

ATA

R

ATE的

XRT73LC00A V

IA的

STS-1/DS3

和

E3 B

IT

-

网络视场

W

ITHIN

C

OMMAND

R

EGISTER

CR4 （ HOST M

ODE

) .......................................................................................... 21

2.0发射部分.............................................. .................................................. 22

2.1 T

HE

T

RANSMIT

L

逻辑

B

LOCK

.............................................................................................................. 22

图11.数据的双轨格式传输从发射之三的典型接口

minal设备到XRT73LC00A的发送部分......................................... .......... 22

图12.如何XRT73LC00A样本数据的TPDATA和TNDATA输入引脚................... 22

2.1.1从终端设备接受单轨数据...................................... ........... 23

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) ........................................................................................... 23

图13. TPDATA和TCLK输入信号的行为而发送逻辑块被接受

单轨数据从终端设备.......................................... ................................. 23

2.2 T

HE

T

RANSMIT

C

LOCK

D

UTY

C

YCLE

A

DJUST

C

IRCUITRY

...................................................................... 23

2.3 T

HE

HDB3 / B3ZS ê

NCODER

B

LOCK

.................................................................................................... 24

2.3.1 B3ZS编码....................................................................................................................... 24

图14. B3ZS编码的一个实施例..................................................................................................... 24

2.3.2 HDB3编码...................................................................................................................... 24

图15. HDB3编码的例子.......................................... .................................................. ........ 24

2.3.3启用/禁用HDB3 / B3ZS编码器....................................... ............................... 25

2.4 T

HE

T

RANSMIT

P

ULSE

S

HAPER

C

IRCUITRY

........................................................................................... 25

I

E3 / DS3 / STS - 1线路接口单元

REV 。 P1.0.0

初步

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) ............................................................................................

2.4.1启用传输线路构建出电路....................................... ...............................

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) ............................................................................................

2.4.2禁用传输线路构建出电路....................................... ..............................

2.4.3设计指南设定传输线路构建出电路.................................... 。

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) ............................................................................................

2.4.4发射线打造出电路和E3应用..................................... .............

2.5 I

NTERFACING的

T

RANSMIT

S

挠度的作者

XRT73LC00A

对

L

INE

...........................................

图16.推荐的原理图接口的XRT73LC00A到线路的发送部分。

T

RANSFORMER

R

ECOMMENDATIONS

...............................................................................................

3.0接收部分.............................................. .................................................. 28

3.1 I

NTERFACING的

R

ECEIVE

S

挠度的作者

XRT73LC00A

对

L

INE

............................................. 28

图17.推荐的原理图接口的XRT73LC00A的接收部分的线

（变压器耦合） ................................................................................................................. 28

图18.推荐的原理图接口接收的XRT73LC00A的线组（ Ca的

pacitive耦合） ......................................................................................................................... 28

3.2 T

HE

R

ECEIVE

E

QUALIZER

B

LOCK

......................................................................................................... 28

3.2.1准则设置接收均衡器......................................... .............................. 29

图19.典型应用的系统安装程序........................................ ................................... 30

3.3 P

EAK

D

ETECTOR和

S

LICER

............................................................................................................... 31

3.4 C

LOCK

R

ECOVERY

PLL ....................................................................................................................... 31

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) ............................................................................................ 31

3.5 T

HE

HDB3 / B3ZS

ECODER

................................................................................................................ 31

3.5.1 B3ZS解码DS3 / STS - 1的应用程序....................................... ....................................... 31

图20. B3ZS解码的一个实施例..................................................................................................... 32

3.5.2 HDB3解码E3应用........................................... ................................................ 32

图21的HDB3解码的一个实施例..................................................................................................... 32

3.5.3启用/禁用HDB3 / B3ZS解码器....................................... ................................ 32

3.6 LOS

ECLARATION

/C

LEARANCE

.......................................................................................................... 33

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) ............................................................................................ 33

3.6.1 LOS报关/清关的E3应用标准...................................... ....... 33

图22.信号电平的XRT73LC00A声明和清除LOS （仅E3模式） .................. 33

图23. LOS输出指示的行为在响应信号的损失和恢复的

信号............................................................................................................................................ 34

3.6.2 LOS报关/清关标准的DS3和STS - 1的应用程序........................ 34

T

ABLE

4: T

HE

ALOS （A

NALOG

LOS ）D

ECLARE和

C

LEAR

T

HRESHOLDS对于一个给定的地点

LOSTHR

和

REQEN

为

DS3

和

STS - 1

PPLICATIONS

..................................................................................... 34

C

OMMAND

R

EGISTER

CR0 （A

地址H1

= 0

X

00) ............................................................................................ 35

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) ............................................................................................ 35

3.6.3静音恢复数据，而新浪在声明..................................... ....... 35

C

OMMAND

R

EGISTER

CR0 （A

地址H1

= 0

X

00) ............................................................................................ 35

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) ............................................................................................ 35

3.7 R

郊游

R

ECOVERED

T

即时通信和

D

ATA

I

载文信息TO THE

R

ECEIVING

T

端子

E

QUIPMENT

.. 36

C

OMMAND

R

EGISTER

CR3 （A

地址H1

= 0

X

03) ............................................................................................ 36

图24.数据的双轨格式传输从接收部分典型界面

在XRT73LC00A到接收终端设备的.......................................... ................ 36

图25.如何在RPOS的XRT73LC00A输出数据和RNEG输出引脚............................... 37

图26. RPOS ， RNEG和RCLK1信号时RCLK1反转....................... 37行为

C

OMMAND

R

EGISTER

CR3 （A

地址H1

= 0

X

03) ............................................................................................ 37

3.7.1路由单轨格式的数据（二进制数据流）的接收终端设备

37

C

OMMAND

R

EGISTER

CR3 （A

地址H1

= 0

X

03) ............................................................................................ 38

图27.数据的单轨格式传输从接收部分典型界面

在XRT73LC00A到接收终端设备的.......................................... ................ 38

II

rx

XRT73LC00A

25

25

25

26

26

26

26

26

26

27

在XRT73LC00A 4.0诊断要点............................................ .................... 38

4.1 T

HE

A

NALOG

L

OCAL

L

OOP

-B

确认

M

ODE

..............................................................................................

图29.模拟本地环回的XRT73LC00A ...................................... .................................

C

OMMAND

R

EGISTER

CR4 （A

地址H1

= 0

X

04) ...........................................................................................

4.2 T

HE

D

IGITAL

L

OCAL

L

OOP

-B

确认

M

ODE

...............................................................................................

图30.在XRT73LC00A数字本地环回路径..................................... ...........................

C

OMMAND

R

EGISTER

CR4 （A

地址H1

= 0

X

04) ...........................................................................................

4.3 T

HE

R

EMOTE

L

OOP

-B

确认

M

ODE

.........................................................................................................

图31.在XRT73LC00A的远端环回路径...................................... .................................

4.4 TXOFF F

EATURES

..............................................................................................................................

C

OMMAND

R

EGISTER

CR4 （A

地址H1

= 0

X

04) ...........................................................................................

4.5 T

HE

T

RANSMIT

D

RIVE

M

onitor

F

EATURES

..........................................................................................

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) ...........................................................................................

图32. XRT73LC00A采用发送驱动器监测功能....................................... ......

图33.刘二的，每个监测其他IC LIU的发送输出信号..............................

4.6 T

HE

TAOS （T

RANSMIT

A

LL

O

NE

S） F

EATURE

.......................................................................................

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) ...........................................................................................

5.1 D

的作者ESCRIPTION

C

OMMAND

R

EGISTERS

........................................................................................

T

ABLE

5: A

DDRESSES和

B

IT

F

作者ORMATS

XRT73LC00A

OMMAND

R

EGISTERS

...........................................

D

作者ESCRIPTION

B

IT

-F

IELDS FOR

E

ACH

C

OMMAND注册

.....................................................................

5.1.1命令寄存器 - CR0 ......................................................................................................

5.1.2命令寄存器 - CR1 ......................................................................................................

5.1.3命令寄存器 - CR2 ......................................................................................................

5.1.4命令寄存器 - CR3 ......................................................................................................

5.1.5命令寄存器 - CR4 ......................................................................................................

5.2 O

实际传输帧数

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

. ......................................................................

T

ABLE

6: L

OOP

-B

确认

M

副执行秘书办公室

...........................................................................................................................

图34.微处理器串行接口数据结构.......................................... ..................................

O

RDERING

I

载文信息

............................................................................................................................

38

39

39

39

40

40

40

41

41

41

41

41

42

43

43

43

44

44

44

44

45

46

46

46

47

47

48

49

rx

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

REV 。 P1.0.0

初步

图28的RPOS和RCLK1输出信号虽然XRT73LC00A正在发射了正弦的行为

GLE轨数据接收终端设备......................................... ............................ 38

5.0微处理器串行接口............................................. ........................... 44

包装尺寸................................................ ................................................. 49

R

EVISION

H

ISTORY

..................................................................................................................................... 50

III

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

2008年8月

修订版1.0.1

概述

该XRT73LC00A DS3 / E3 / STS - 1线路接口单元

是XRT73L00A的一个低功耗CMOS版本和

由线发射器和接收器集成的

在一块芯片上，并设计为DS3，E3或

SONET STS - 1的应用程序。

XRT73LC00A可以被配置为支持的E3

（ 34.368 Mbps）的DS3 （ 44.736 Mbps）的或SONET的

STS - 1 （ 51.84 Mbps）的速率。

在发送方向上， XRT73LC00A编码

输入数据要么B3ZS （对于DS3 / STS-1

应用程序）或HDB3 （用于应用E3 ）格式

并且将该数据转换成相应的脉冲

1：经由1的形状为传输通过同轴电缆

变压器。

在接收方向的XRT73LC00A执行

均衡的输入信号，进行时钟

恢复，无论从B3ZS或HDB3解码数据

格式，将所接收的数据转换成TTL / CMOS电

格式，检查LOS或LOL条件和检测

并宣布行代码侵犯的发生。

该XRT73LC00A还包含一个4线

用于访问所述导通微处理器的串行接口

芯片的命令寄存器。

特点

结合了改进的定时恢复电路

是引脚和功能兼容XRT73L00A

符合

E3/DS3/STS-1

需求

抖动

公差

全环回功能

发送和接收掉电模式

全冗余支持

包含4线串行微处理器接口

使用最少的外部元件

低功耗CMOS设计

+ 3.3V单电源供电

5 V容限销

-40 ° C至+ 85 ° C工作温度范围

采用44引脚TQFP封装

应用

接口E3 ， DS3或SONET STS - 1网络

CSU / DSU设备

PCM测试设备

光纤终端

多路复用器

Exar公司

公司48720加藤道，弗里蒙特CA， 94538

(510) 668-7000

传真（ 510 ） 668-7017

www.exar.com

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT73LC00A

E3

STS-1/DS3

主机/ （ HW）

RLOL EXCLK

信息和通信技术

RClkINV

修订版1.0.1

RTIP

RRING

AGC /

均衡器

切片机

时钟

恢复

RCLK1

倒置

LCV/(RCLK2)

数据

恢复

REQDIS

PEAK

探测器

LO S探测器

HDB3/

B3ZS

解码器

RPOS

RNEG

DR / SR

LOSTHR

SDI

SDO / （ LCV ）

SCLK

CS

REGRESET

串行

处理器

接口

RLOS

环MUX

LLB

RLB

ENDECDIS

陶S

TTIP

脉冲

成型

特林

HDB3/

B3ZS

编码器

TRANSM它

逻辑

占空比调整

TPData

TNDATA

TCLK

M提示

M RING

DM

设备

MONITOR

Tx

控制

TXLEV

TXOFF

订购信息

P

艺术

N

棕土

XRT73LC00AIV

P

ACKAGE

T

YPE

44引脚TQFP封装（10毫米X 10毫米）

O

操作摄像机

T

emperature

R

ANGE

-40 °C至+ 85°

C

C

2

XRT73LC00A

修订版1.0.1

E3 / DS3 / STS - 1线路接口单元

F

IGURE

2. P

IN

O

的的UT

XRT73LC00A

在

44 P

IN

TQFP

TxAGND

TNDATA

TxAVDD

TPData

MRING

TXOFF

特林

TCLK

MTIP

TTIP

44

43

42

41

40

39

38

37

36

35

34

TXLEV

TAOS

TxAVDD

DMO

TxAGND

AGND

RxAGND

RTIP

RRING

RxAVDD

REGRESET /

RCLK2INV

1

2

3

4

5

6

7

8

9

10

11

信息和通信技术

33

32

31

30

29

28

27

26

25

24

23

RPOS

RNEG

RCLK1

LCV/(RCLK2)

RxDVDD

RXDGND

EXCLK

DVDD

DGND

RLOS

RLOL

XRT73LC00A

（ TOP VIEW ）

12

REQDIS

13

LOSTHR

14

LLB

15

RLB

16

STS1/DS3

17

E3

18

主机/ HW

19

SDI / （ LOSMUTEN ）

20

SDO / （ LCV ）

21

SCLK / （ ENDECDIS ）

22

CS / （ DR / SR ）

3

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

修订版1.0.1

4

XRT73LC00A

E3 / DS3 / STS - 1线路接口单元

修订版1.0.1

目录

特点..................................................................................................................................................1

应用...........................................................................................................................................1

F

IGURE

1. B

LOCK

D

的作者IAGRAM

XRT73LC00A .......................................................................................................................... 2

订购INFORMATION...............................................................................................2

F

IGURE

2. P

IN

O

的的UT

XRT73LC00A

在

44 P

IN

TQFP ...................................................................................................... 3

PIN DESCRIPTION.............................................................................................................3

电气特性................................................ ................................ 11

绝对最大额定值.........................................................................................................11

DC ê

LECTRICAL

C

极特

..............................................................................................................11

AC ê

LECTRICAL

C

极特

..............................................................................................................12

F

IGURE

3. T

即时通信

D

的作者IAGRAM

T

RANSMIT

T

端子

I

NPUT

I

覆盖整个院落

.................................................................................... 13

F

IGURE

4. T

即时通信

D

的作者IAGRAM

R

ECEIVE

T

端子

O

安输出

I

覆盖整个院落

.................................................................................. 13

F

IGURE

5. T

RANSMIT

P

ULSE

A

MPLITUDE

T

美东时间

C

IRCUIT FOR

DS3，E3

和

STS -1R

ATES

................................................................ 13

AC电气特性（续）l

INE

S

IDE

P

ARAMETERS

.............................................16

F

IGURE

6. ITU -T G.703牛逼

RANSMIT

O

安输出

P

ULSE

T

EMPLATE FOR

E3中的

PPLICATIONS

..................................................................... 17

F

IGURE

7. B

ELLCORE

GR- 499 -心T

RANSMIT

O

安输出

P

ULSE

T

EMPLATE FOR

DS3一个

PPLICATIONS

............................................. 17

F

IGURE

8. B

ELLCORE

GR- 253 -心T

RANSMIT

O

安输出

P

ULSE

T

EMPLATE FOR

SONET STS - 1

PPLICATIONS

............................ 18

F

IGURE

9. M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

D

ATA

S

TRUCTURE

.............................................................................................. 18

AC电气特性（续） ........................................... .......................................... 19

F

IGURE

10. T

即时通信

D

IAGRAM的

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

................................................................................ 19

系统说明................................................ .................................................. 20

T

HE

T

RANSMIT

S

挠度

...............................................................................................................................20

T

HE

R

ECEIVE

S

挠度

.................................................................................................................................20

T

HE

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落

..................................................................................................20

T

ABLE

1: R

作者： OLE

M

ICROPROCESSOR

S

ERIAL

I

覆盖整个院落引脚当

XRT73LC00A

运行于

H

ARDWARE

M

ODE

.. 21

1.0选择数据传输速率............................................................................................................22

T

ABLE

2: S

选举

D

ATA

R

ATE的

XRT73LC00A

通过

E3

和

STS-1/DS3

输入引脚

(H

ARDWARE

M

ODE

) ........... 22

C

OMMAND

R

EGISTER

CR4 （A

地址H1

= 0

X

04) .............................................................................................22

T

ABLE

3: S

选举

D

ATA

R

ATE的

XRT73LC00A V

IA的

STS-1/DS3

和

E3 B

IT

-

网络视场

W

ITHIN

C

OMMAND

R

EGISTER

CR4 （ HOST M

ODE

)....................................................................................................................................................... 23

2.0发射部分..................................................................................................................23

2.1发射逻辑块.................................................................................................................... 23

F

IGURE

11. T

HE

T

YPICAL

I

覆盖整个院落为

T

作者RANSMISSION

D

ATA IN A

D

UAL

-R

AIL

F

ORMAT

F

ROM中的

T

RANSMITTING

T

端子

E

QUIPMENT TO THE

T

RANSMIT

S

挠度的作者

XRT73LC00A ................................................. ...................................... 24

F

IGURE

12. H

OW的

XRT73LC00A S

AMPLES的

D

ATA ON THE

TPData

和

TNDATA我

NPUT

P

插件

.......................................... 24

2.1.1 。接受单轨数据由终端设备...................................... ......................... 24

C

OMMAND

R

EGISTER

CR1 （A

地址H1

= 0

X

01) .............................................................................................25

F

IGURE

13. T

HE

B

的作者EHAVIOR

TPData

和

TCLK我

NPUT

S

IGNALS

W

HILE的

T

RANSMIT

L

逻辑

B

锁是

A

CCEPTING

S

炉火

-R

AIL

D

ATA

F

ROM中的

T

端子

E

QUIPMENT

.......................................................................................................................... 25

2.2发送时钟占空比调整电路.......................................... .......................... 25

2.3 HDB3 / B3ZS编码器块............................................................................................................ 25

2.3.1 B3ZS编码....................................................................................................................................................... 25

F

IGURE

14. A

N

E

作者XAMPLE

B3ZS ê

NCODING

............................................................................................................................... 26

2.3.2 HDB3编码....................................................................................................................................................... 26

F

IGURE

15. A

N

E

作者XAMPLE

HDB3 ê

NCODING

.............................................................................................................................. 26

2.3.3启用/禁用HDB3 / B3ZS编码器....................................... .................................................. .... 26

C

OMMAND

R

EGISTER

CR2 （A

地址H1

= 0

X

02) .............................................................................................27

2.4发射脉冲整形电路原理............................................ ................................................ 27

2.4.1

C

OMMAND

2.4.2

C

OMMAND

2.4.3

2.4.4

使发送线扩建电路.......................................... ............................................... 27

R

EGISTER

CR1 （A

地址H1

= 0

X

01) .............................................................................................27

禁止发送线扩建电路.......................................... .............................................. 28

R

EGISTER

CR1 （A

地址H1

= 0

X

01) .............................................................................................28

设计指南设置发送行构建出电路....................................... ......... 28

发送行构建出电路和E3应用........................................ ........................... 28

2.5接口的XRT73LC00A的发送部分的行...................................... 28

F

IGURE

16. R

ECOMMENDED

S

电气原理FOR

I

NTERFACING的

T

RANSMIT

S

挠度的作者

XRT73LC00A

对

L

INE

................. 29

T

RANSFORMER

R

ECOMMENDATIONS

................................................................................................... 29

3.0接收部分.....................................................................................................................31

I