EXSTOR - 1 XRS10L240
串行ATA II ：端口倍增器/端口选择
2009年1月
修订版1.05
特点
G
ENERAL
F
EATURES
六个独立的3 / 1.5Gbps的SATA端口。
连接2主机端口4设备端口。
支持
谈判。
3/1.5Gbps
率
检测/速度
独立主机上， XRS10L240提供领先
对于高数据速率的Serial ATA的传输解决方案
产品中的广泛应用。该
整合串行ATA物理层环节，各种数字的
逻辑能力，速度调整的FIFO ，集成低
成本时钟振荡器的支持，测试和Loopback
特征是在一个较低的成本和较低的功率达到
实施。
端口选择器功能时使用双主机，
如I / O控制器，必须访问单端口磁盘
在高可用性存储子系统，其中的驱动器
冗余和负载共享是重要的。该
从I / O控制器的输出被多路复用到
通过对端口选择器块串行ATA驱动器
XRS10L240 。主动/被动端口选择器
XRS10L240允许两个不同的主机端口连接
向以创建冗余路径相同的目标
该目标。与RAID结合，
XRS10L240允许系统供应商建立全面
冗余的解决方案。这避免了存在
单点故障，并能够在故障转移路径
主机发生故障的情况下。
该端口倍增器功能用于当一种活性
主机有多个SATA驱动器进行通信。
该XRS10L240最多支持4个SATA驱动器和
利用主机的连接的整个带宽。
该XRS10L240包括增强的功能，如
交错硬盘旋转起来，电源管理控制，
热插拔能力和对传统软件的支持。
该XRS10L240充当重定时器，保持
驱动器之间独立的信令域，
主机与外部互连。
高速串行输入功能：可选
均衡化和高速串行输出的功能：
programmalbe预加重可以用来
补偿ISI （码间干扰）和
增加最大布线距离。
XRS10L240符合SATA紧张的抖动预算
应用程序。 Exar的串行I / O技术使
在1米或更可靠的数据传输
FR- 4和4米或以上的均衡的铜
电缆。
主机和驱动器的端口速度可混合
匹配的，基于固有的数据速率协商
存在于所述的SATA II规范。
该MDIO总线允许的简单配置
在需要的时候XRS10L240 。接收均衡，
发送振幅和预加重和SSC
控制是通过2线MDIO所有可配置
界面。
支持省电模式 - 主动，局部的，
睡眠和关机。
通过MDIO配置的高级功能
总线。
P
ORT
M
ULTIPLIER
/S
ELECTOR
L
逻辑
F
EATURES
低延迟架构。
支持OOB信令SATA应用。
内部OOB检测器
COMINIT和COMWAKE 。
I /华氏度
EATURES
为
COMRESET /
带有可编程预高速输出
重点推动长互连。
可选的高速输入均衡
最佳接收效果。
符合SATA第二代- 2I &根-2M
特定连接的阳离子。
实现可靠的数据传输1米
以上的FR-4和4米或以上的
均衡的铜电缆。
可选的扩频时钟（ SSC ） ，以
降低EMI。
P
物质环境
F
EATURES
CMOS 0.13微米技术
单1.2 V电源
-40 ° C至85°C工业级温度范围
没有散热器和气流的要求
100引脚LQFP封装
1.0
介绍
该XRS10L240提供的综合优势
串行ATA II端口选择器和端口倍增器的
实现了串行ATA II系统3.0
Gbps和1.5 Gbps的。结合的能力
从一个外部地址四个串行ATA设备
与支持两个故障转移路径链接
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
EXSTOR - 1 XRS10L240
串行ATA II ：端口倍增器/端口选择
修订版1.05
概括地说，在XRS10L240该端口倍增器功能允许系统设计者增加
在外壳串行ATA连接数不具有串行ATA的足够数量的
所有机箱中驱动器的连接。在XRS10L240的端口选择器功能允许
替代昂贵的光纤通道驱动器具有成本效益和企业的高容量SATA驱动器
一流的应用程序而无需牺牲冗余或性能。
标准符合性
该XRS10L240符合以下行业规格：
串行ATA 1.0a版
串行ATA II ：扩展串行ATA 1.0a版， 1.2版
串行ATA II PHY电气规范1.0修订版
串行ATA II ：端口选择，版本1.0
串行ATA II ：端口倍增器，版本1.2
串行ATA II ：版本2.6
应用
串行ATA机箱
其它串行ATA链路复制器应用
缓冲器用于外部连接的链路
高密度存储盒
RAID子系统
应用实例
该XRS10L240非常适合使用外部驱动器机箱内提供冗余的一种手段
主机访问，以确保系统的可用性和可靠性，同时使进入每个多达四个目标设备
XRS10L240 。本申请中示出
图1 。
为XRS10L240其它应用包括在固定的使用
内容或网络附加存储系统，存储阵列，桌面应用或入门级服务器，
RAID存储或磁盘到磁盘备份。
2
EXSTOR - 1 XRS10L240
修订版1.05
串行ATA II ：端口倍增器/端口选择
2.0引脚说明
T
ABLE
1 ： XRS10L240 P
IN
D
ESCRIPTIONS
引脚名称
引脚数
I / O
D
ATA
I
覆盖整个院落
SOTP0/SOTN0
SOTP1/SOTN1
SOTP2/SOTN2
SOTP3/SOTN3
SORP0/SORN0
SORP1/SORN1
SORP2/SORN2
SORP3/SORN3
SITP0/SITN0
SITP1/SITN1
SIRP0/SIRN0
SIRP1/SIRN1
68, 69
57, 56
8, 7
19, 20
65, 66
60, 59
11, 10
16, 17
93, 94
82, 81
90, 91
85, 84
I
O
串行ATA输出变送器。这些端口进行通信
从XRS10L240到上游主机。
串行ATA输入接收器。这些端口接收到的信号
从上游的主机。
C
LOCK
I
覆盖整个院落
CMU_REFP /
CMU_REFN
46,
47
I
CML
AC
再加
类似物
类似物
参考时钟输入
I
串行ATA输入接收器。这些端口接收到的信号
从下游设备
O
CML
AC
再加
D
ESCRIPTION
串行ATA输出变送器。这些端口进行通信
从XRS10L240到下游设备
XOD
xog
43
44
0
I
晶体振荡器的输出
晶体振荡器的输入， 1.26V最大
MDIO我
覆盖整个院落
S
IGNALS
MDC
MDIO
3
5
I
I / O
LVCMOS
LVCMOS
MDIO时钟输入， + 3.3V LVCMOS
MDIO数据接口， + 3.3V LVCMOS 。漏极开路
JTAG接口信号
TCK
TDI
TDO
96
100
99
I
I
O
LVCMOS
JTAG测试时钟， + 3.3V LVCMOS
JTAG测试数据， + 3.3V LVCMOS
JTAG测试数据输出， + 3.3V LVCMOS 。漏极开路。如果使用
以菊花链JTAG器件，拉起外部使用
3.3KOhm电阻。
JTAG模式选择， + 3.3V LVCMOS
JTAG测试复位， + 3.3V LVCMOS 。拉低外部使用
3.3KOhm电阻为设备的正常运行。
TMS
TRST
97
1
I
I
G
ENERAL
C
ONTROL和
C
ONFIGURATION
S
IGNALS
（ CMOS）的
RBIAS
RESETB
49
75
I
I
类似物
LVCMOS
连接点校准终端电阻。
低电平有效复位引脚， + 3.3V LVCMOS 。
5
QQ：2881677436 复制
