xr
2005年2月
初步
XRK4991A
REV 。 P1.0.2
3.3V高速（ 85 MHz）的可编程偏移时钟缓冲器
在时钟的目的地。此功能减少时钟
同时允许最大的系统分销难度
时钟速度和灵活性。
特点
功能说明
该XRK4991A 3.3V高速低电压
可编程偏移时钟缓冲器提供用户
可选择的控制系统时钟功能
优化的高性能计算机的定时
系统。八个单独的驱动程序，设置为4
对用户控制的输出，可以每个驱动器
与阻抗为终止传输线
低至50Ω ，同时提供最低限度，并规定
输出时滞和全摆幅逻辑电平（ LVTTL ） 。
每个输出都可以硬连接到或者一个九延迟
功能配置。 0.7延时增量
1.5纳秒由操作频率确定
与能够倾斜至输出
±6
从时间单位
它们的标称“零”歪斜的位置。完全
集成的PLL允许外部负载和传输
行延迟效果被取消。当这种“零
延时“功能是结合可选择
输出偏移的功能，用户可以创建输出用于─
达的输出延迟
±12
时间单位。
分频2和除以四个输出函数是
在设计复杂的提供更多的灵活性
时钟系统。当与内部PLL结合，
这些鸿沟功能允许低的分布
频率时钟，它可以由两个或四个相乘
F
IGURE
1. B
LOCK
D
的作者IAGRAM
XRK4991A
TEST
PE
FB_IN
相
CLKIN
FSEL
SELD0
SELD1
选择输入
SELC0
SELC1
SELB0
SELB1
SELA0
SELA1
频率
DET
滤波器
参考输入为5V宽容
3对可编程输出歪斜
低偏移： 200ps的同一对， 250PS所有输出
可选
积极
or
负
EDGE
同步：优秀的DSP应用
同步输出使能
输出频率： 3.75MHz到85MHz的
2倍，4倍， 1/2， 1/4输出
2歪斜等级
3电平输入歪斜和PLL的控制范围内
PLL旁路DC测试
外部反馈，内部环路滤波器
12毫安平衡驱动输出
32引脚PLCC封装
抖动< 200ps的峰 - 峰（ < 25的ps RMS）的
绿色包装
VCO和时间
发电机组
0E
QD0
QD1
SKEW
SELECT
QC0
QC1
QB0
矩阵
QB1
QA0
QA1
Exar公司
公司48720加藤道，弗里蒙特CA， 94538
(510) 668-7000
传真（ 510 ） 668-7017
www.exar.com
XRK4991A
初步
3.3V高速（ 85 MHz）的可编程偏移时钟缓冲器
xr
REV 。 P1.0.2
产品订购信息
P
RODUCT
N
棕土
XRK4991AIJ-5
XRK4991ACJ-5
XRK4991ACJ-7
XRK4991AIJ-7
A
CCURACY
500 PS
500 PS
750 PS
750 PS
O
操作摄像机
T
emperature
R
ANGE
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
F
IGURE
2. P
IN
O
的的UT
XRK4991
SELC0
4
SELC1
SELD0
SELD1
PE
V
CCN
QD1
QDO
GND
GND
5
6
7
8
9
10
11
12
13
14
QD1
3
2
1
32
31
SELB1
30
29
28
27
26
SELB0
OE
SELA1
1F0
V
CCN
QA0
QA1
GND
GND
25
24
23
22
21
20
QB0
CLKIN
XRK4991A
15
QC0
16
V
CCN
17
FB_IN
18
V
CCN
2
QB1
TEST
19
FSEL
GND
V
CCQ
xr
REV 。 P1.0.2
XRK4991A
3.3V高速（ 85 MHz）的可编程偏移时钟缓冲器
初步
引脚说明
P
IN
N
AME
CLKIN
FB_IN
FSEL
SELA0
SELA1
SELB0
SELB1
SELC0
SELC1
SELD0
SELD1
TEST
OE
P
IN
#
1
17
3
26
27
29
30
4
5
7
1
31
28
T
YPE
I
I
I
I
I
I
I
I
I
D
ESCRIPTION
参考频率输入。这个输入供给的频率和定时对
所有功能的变化进行测量。
PLL反馈输入（通常连接到八个输出中的一个） 。
三电平频率范围选择。设置表2中。
三级功能选择输入，输出对1 （ QA0 ， QA0 ] ） 。表3中。
三级功能选择输入，输出对2 （ QB0 ， QB1 ） 。表3中。
三级功能选择输入，输出对3 （ QC0 ， QC1 ） 。见表3 。
三级功能选择输入，输出对4 （ QD0 ， QD1 ） 。见表3 。
三电平选择。看到在程序框图描述测试模式部分。
同步输出使能。高电平时，停止时钟输出（除QC [ 1 ： 0 ] ）
在一个"Low"状态 - QC [1：0 ]可以被用作反馈信号，以维持相
锁定。当测试保持在中层和OE是"High" ，核因子[ 1 ： 0]引脚作为
输出禁用个别银行控件时nF的[ 1 ： 0 ] = 11 。 OE设置为"Low"
正常操作。
可选择上升沿或下降沿的控制。当"Low" / "High"的输出是
与基准时钟的正/负边沿同步。
输出对1见表2 。
输出对2见表2 。
输出对3见表2 。
输出对4见表2 。
电源的输出驱动器。
PE
QA0
QA1
QB0
QB1
QC0
QC1
QD0
QD1
V
CCN
8
24
23
20
19
15
14
11
10
9
16
18
25
2
12
13
21
22
32
I
O
O
O
O
PWR
V
CCQ
GND
PWR
PWR
电源为内部电路。
地面上。
3
XRK4991A
初步
3.3V高速（ 85 MHz）的可编程偏移时钟缓冲器
外部反馈
xr
REV 。 P1.0.2
通过提供外部反馈，在XRK4991A为用户提供了灵活性方面的倾斜调整。该
FB_IN信号与在所述相位检测器，以驱动所述VCO的输入CLKIN的信号进行比较。相
差异造成的VCO来向上或向下进行相应的调整。内部环路滤波器的温和派
响应所述VCO的相位检测器的。环路滤波器传递函数已被选定，以提供
最小的抖动（或频率的变化） ，同时仍然提供对输入频率的变化准确的响应。
T
ABLE
1 ： PLL P
ROGRAMMABLE
S
KEW
R
安格和
R
ESOLUTION
T
ABLE
FSEL =低
计时单元的计算（T
U
)
VCO频率范围（F
喃
)
(1,2)
倾斜调整范围
(3)
最大调整：
1 / （ 44架F
喃
)
15 35MHz时
FSEL = MID
1 / （ 26架F
喃
)
25至60MHz
FSEL =高
1 /（ 16架F
喃
)
40至100MHz
C
OMMENTS
+9.09ns
+49°
+14%
+9.23ns
+83°
+23%
+9.38ns
+135°
+37%
ns
相度
％的周期时间
实施例1，F
喃
= 15MHz的
实施例2 ，女
喃
= 25MHz的
实施例3 ，女
喃
= 30MHz的
实施例4 ，女
喃
= 40MHz的
实施例5 ，女
喃
= 50MHz的
实施例6 ，女
喃
= 80MHz的
N
OTES
:
1.
t
U
= 1.52ns
t
U
= 0.91ns
t
U
= 0.76ns
t
U
= 1.54ns
t
U
= 1.28ns
t
U
= 0.96ns
t
U
= 0.77ns
t
U
= 1.56ns
t
U
= 1.25ns
t
U
= 0.78ns
该装置可以被外部操作推荐的频率范围，而不损害，但功能性操作是
不能保证。选择基于输入频率范围适当FSEL值允许PLL操作
在它的“甜蜜点”在哪里抖动是最低的。
水平要在FSEL由VCO和时间单位的额定工作频率来确定设置
发生器。 VCO频率总是出现在QA [1： 0]， QB [1：0 ]和较高的输出时，它们是
在他们的不可分割的模式操作。出现在CLKIN和FB_IN输入的频率将是相同
当输出连接到FB_IN的VCO是不可分割的。的CLKIN和FB_IN输入的频率将
1/2或1/4 VCO的频率时，部分地是通过使用一个分压输出被配置为一个倍频
作为FB_IN输入。
偏斜调整范围假定零歪斜输出用于反馈。如果偏斜Q输出端，用于
反馈，然后调整范围会更大。例如，如果一个4吨
U
歪斜的输出被用于反馈，所有其他
输出将被扭曲-4t
U
除了任何歪斜值被编程的那些输出。 “最大的调整”
范围适用于输出对图3和4 ，其中± 6吨
U
偏斜调整是可能的，并且在最低FNOM值。
2.
3.
4
xr
REV 。 P1.0.2
XRK4991A
3.3V高速（ 85 MHz）的可编程偏移时钟缓冲器
T
ABLE
2: F
Characteristic低频
R
ANGE
S
选举和
t
U
C
ALCULATION
[1]
f
喃
（ MH
Z
)
t
U
= 1 /
f
NOM X
N
M
AX
30
50
85
哪里
初步
A
PPROXIMATE
F
Characteristic低频
（ MH
Z
)
AT
哪
t
U
FSEL
[2,3]
低
MID
高
M
IN
15
25
40
N=
= 1.0ns
44
26
16
22.7
38.5
62.5
歪斜选择矩阵
歪斜选择矩阵包括四个独立的部分。每节有两个低偏移，高扇出
驱动器（ QX [0： 1]） ，并且两个对应的三级功能选择（ SELx [0： 1]）的输入。下面的节目表2
九个可能的输出功能，用于每个部分作为由功能选择输入来确定。现在的时间是
相对于CLKIN的输入假设连接到FB_IN输入输出具有0吨测
U
选择。
T
ABLE
3: P
ROGRAMMABLE
S
KEW
C
ONFIGURATIONS
[1]
F
油膏
S
选举
SEL
X
1
低
低
低
MID
MID
MID
高
高
高
SEL
X
0
低
MID
高
低
MID
高
低
MID
高
QA [1： 0]， QB [1：0 ]
-4t
U
-3t
U
-2t
U
-1t
U
0t
U
+1t
U
+2t
U
+3t
U
+4t
U
O
安输出
F
受膏
QC [1：0 ]
除以2
-6t
U
-4t
U
-2t
U
0t
U
+2t
U
+4t
U
+6t
U
除以4
量子点[1：0 ]
除以2
-6t
U
-4t
U
-2t
U
0t
U
+2t
U
+4t
U
+6t
U
倒
N
OTES
:
1.对于所有的三态输入端，高电平表示为V连接
CC
，低电平表示到GND， MID连接
表示一个打开的连接。内部端接电路包含一个未连接的输入V
CC
/2.
2.
电平要在FSEL设置由“正常”的操作频率来确定（六
喃
）中的V
CO
而时间单位
发电机（见逻辑框图） 。额定频率（f
喃
）总是出现在QA0和其它输出
当他们在不分割模式被操作（见表2）。出现在CLKIN和FB_IN频率
输入为f
喃
当连接到FB_IN输出不裂。在CLKIN和FB_IN的频率
输入为f
喃
/ 2或f
喃
/ 4时，所述部分是通过使用一个分压输出被配置为一个倍频
作为FB_IN输入。
当FSEL引脚选择高，中CLKIN输入不能上电，直到V过渡
CC
已达到
2.8V.
3.
5
QQ：2880707522 复制
