【CMOS6 MSPS ， 10位，高速模拟数字转换器特点···········10位分辨率采样率为6】,IC型号XRD6406AID,XRD6406AID PDF资料,XRD6406AID经销商,ic,电子元器件-51电子网

CMOS

6 MSPS ， 10位，高速

模拟数字转换器

特点

10位分辨率

采样率为6 MSPS

DNL = 1 LSB ， INL = 2 LSB

内部的S / H功能

单5V电源

DC范围： 0V至V

REF

DC范围： 1V至V

低功耗： 65mW的

三态数字输出

闭锁免费

引脚兼容于： MP8784

应用

彩色数码复合机

高精度CCD和扫描仪

数字广播

好处

简化模拟设计

崎岖

很少的外部元件，无S / H所需

减少电路板空间

六月1998-2

XRD6406

概述

该XRD6406是一个10位， 6 MSPS ，模拟至数字

转换器适用于需要高速应用和

精度高。采用先进的CMOS设计

过程中，这部分提供了出色的性能，低

功耗和闩锁释放操作。

该XRD6406使用子区域的架构来维持

低功耗高转换率。我们的

专有的比较设计实现低模

输入电容。该XRD6406的输入电路

包括一个片上的S / H功能，允许这部分到

数字化AGND和AV的模拟输入信号

设计人员可以选择内部产生

参考电压，或提供外部基准

电压至V

和V

销。内参

产生1.0V的V

和4V在V

。提供外部

参考电压可以轻松连接到任意输入

GND和V之间的信号范围

。这也使

系统取消零刻度和满刻度误差。该

参考阶梯抽头（ R1到R3）可以用来

外部修剪任何INL误差。

该器件采用单5V电源。动力

在5V电源消耗通常为65mW的

=6MHz.

简化的框图

RTS

R1-R3

苏格兰皇家银行

S / H

时钟

逻辑

CLK

DGND

最高位

比较

LATCH

编码器

最低位

比较

LATCH

F/F

DB0 （ LSB ）

DB9 （MSB）

AGND

1.00版

E1998

Exar公司，加藤路48720 ，弗里蒙特，CA 94538

(510) 668-7000

(510) 668-7017

XRD6406

订购信息

包

TYPE

塑料DIP

SOIC

温度

范围

--40至+85

产品型号

XRD6406AIP

XRD6406AID

DNL

（ LSB ）

INL

（ LSB ）

销刀豆网络gurations

DB0 （ LSB ）

DB1

DB2

DB3

DB4

DB5

DB6

DB7

DB8

DB9 （MSB）

CLK

见包装科封装尺寸

DGND

苏格兰皇家银行

AGND

RTS

DB0 （ LSB ）

DB1

DB2

DB3

DB4

DB5

DB6

DB7

DB8

DB9 （MSB）

CLK

DGND

苏格兰皇家银行

AGND

RTS

24引脚PDIP （ 0.300 “ ）

24引脚SOIC （JEDEC ， 0.300 “ ）

OUT引脚定义

PIN号

名字

DB0

DB1

DB2

DB3

DB4

DB5

DB6

DB7

DB8

DB9

CLK

描述

OUTPUT ENABLE

数据输出位0 （ LSB ）

数据输出位1

数据输出位2

数据输出位3

数据输出位4

数据输出位5

数据输出位6

数据输出位7

数据输出8位

数据输出9位（ MSB ）

时钟输入

PIN号

名字

RTS

AGND

苏格兰皇家银行

DGND

描述

数字电源

顶级内参

顶级的参考

3/4参考抽头点

1/2参考抽头点

模拟电源

模拟输入电压

模拟地

1/4参考抽头点

底部的内部参考

参考底部

数字地

1.00版

XRD6406

电气特性表

除非另有说明： AV

= 5V ， FS = 6MHz的（ 50 ％占空比）

= 4.0, V

= 1.0, T

= 25°C

参数

主要特点

决议

最大采样率

精度（ A级）

微分非线性

积分非线性

零刻度误差

增益误差

参考电压

积极的参考。电压

2,3

消极的参考。电压

2,3

差分参考。电压

2,3

梯形电阻

阶梯温度。系数

顶级内参

底部的内部参考

模拟量输入

输入带宽（ --1分贝）

2,4

输入电压范围

输入电容（样本）

2,5

输入电容（转换）

2,5

孔径延迟

孔径不确定性

（抖动）

数字输入

逻辑“1”的电压

逻辑“0”电压

直流漏电流

2,6

CLK

输入电容

时钟时序

（见

图1）

时钟周期

上涨&下降时间

2,7

“高”脉冲宽度

2,3

“低”脉冲宽度

2,3

占空比

2,3

数字输出

逻辑“1”的电压

逻辑“0”电压

三态泄漏

数据有效延迟

数据使能延时

数据三态延迟

DEN

DHZ

4.5

0.4

167

OUT

= 15 pF的

负载

= 4毫安

SINK

= 4毫安

OUT

= DGND至DV

兆赫

REF

TCO

RTS

苏格兰皇家银行

AGND

1.0

1400

2000

PPM /°C的

DNL

INL

EZS

EFS

最低位

最佳拟合线

（ INL最大值 - 最小值INL ） / 2

位

兆赫

符号

民

典型值

最大

单位

测试条件/评论

REF

= V

-- V

连接到V

RTS

＆放大器;

连接到V

苏格兰皇家银行

= DGND至DV

1/FS

, t

威尔斯亲王医院

PWL

1.00版

XRD6406

电气特性表（续）

描述

电源

工作电压

（ AV

， DV

)

8, 9

电流（ AV

+ DV

)

4.5

5.5

符号

民

典型值

最大

单位

条件

注意事项：

测试仪测量代码转换通过抖动模拟输入的电压（V

）。所测量的和之间的差

理想代码宽度（V

REF

/ 1024 ）是DNL误差（图3 ）。 INL误差是从最佳拟合线的最大距离（单位为LSB ）

任何转换电压（图4 ）。精度是采样率（FS）的函数。

保证。未经测试。

指定的值可保证的功能，但INL & DNL规格可能无法实现。

--1 dB带宽的A / D输入级（S / H +放大器）衡量性能的标准。参考其他参数内的精度

指定的带宽。

见V

等效电路（图8 ）。开关电容模拟输入需要的驱动程序与低输出阻抗。

所有的输入二极管连接到DV

和DGND 。输入直流电流不会超过规定的限值和DGND之间的输入电压

条件满足的孔径延迟规格（T

, t

）。实际的上升/下降时间可以是不那么严格的，不会损失精度的。

连接AGND & DGND引脚穿过硅衬底连接。连接在一起的封装和模拟地平面。

该AV

& DV

引脚应在包被捆绑在一起。

规格若有变更，恕不另行通知

绝对最大额定值（T

= +25

C除非另有说明）

1, 2, 3

到AGND 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 + 7V

＆放大器; V

. . . . . . . . . . . . . . . . . . . . . V

0.5至GND --0.5V

. . . . . . . . . . . . . . . . . . . . . . . . . . . V

0.5至GND --0.5V

所有输入。。。。。。。。。。。。。。。。。。。。。。 V

0.5至GND --0.5V

所有输出。。。。。。。。。。。。。。。。。。。。 V

0.5至GND --0.5V

储存温度。。。。。。。。。。。。。。。。。。。 --65到150

封装功耗额定值为75

PDIP ， SOIC 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1000MW

减额以上75

温度。。。。。。。。。。。。。。。。。。。。。。。 14MW /

引线温度（焊接10秒）。。。。。。。 +300

笔记

条件超过上述“绝对最大额定值”，可能对器件造成永久性损坏。这是一个

是不是值仅为运行在或高于本规范暗示的保证。暴露在绝对最大额定值

长时间条件下可能影响器件的可靠性。

任何输入引脚，可以看到的绝对最大额定值之外的值应该由肖特基二极管钳位得到保护

（ HP5082-2835 ）从输入引脚连接到电源。所有的输入有保护二极管，将保护器件免受短路

对小于100mA的电源瞬态外不到100

指的是AV

和DV

。 GND是指AGND和DGND 。

1.00版

XRD6406

1/FS

威尔斯亲王医院

PWL

CLK

N+1

N+2

流水线延迟

类似物

输入

数据

(DB0-DB9)

N -- 3

采样

要点

N -- 2

N+1

N+2

N+3

N -- 1

N+1

图1. XRD6406时序图

DHZ

数据

(DB0-DB9)

高

阻抗

DEN

图2.三态时序图

1.00版