xr
REV 。 3.0.1
XR16C854/854D
带有128字节FIFO 2.97V至5.5V UART QUAD
引脚说明
N
AME
CSD #
(北卡罗来纳州)
64 - LQFP 68 - PLCC 100 - QFP
T
YPE
P
IN
#
P
IN
#
P
IN
#
42
54
68
I
D
ESCRIPTION
当六十八分之一十六#引脚为逻辑1时,该输入为片选D(低电平有效)
以使通道中的D的装置。
当六十八分之一十六#引脚为逻辑0 ,不使用此输入。
摩托罗拉总线接口不可用的64引脚封装。
INTA
( IRQ # )
6
15
12
当六十八分之一十六#引脚为逻辑1的英特尔总线接口,这种输出中
( OD )成为A通道中断输出。的输出状态被定义
用户通过MCR的软件设置, [3]。 INTA被设置为
当MCR [ 3 ]被设置为逻辑1的INTA被设置为主动模式
当MCR [ 3 ]被设置为逻辑0(默认)三态模式。看
MCR[3].
当六十八分之一十六#引脚为逻辑0摩托罗拉总线接口,这个输出
成为设备的中断输出(低电平有效,漏极开路) 。一个外部
最终上拉电阻才能进行正确的操作。
摩托罗拉总线接口不可用的64引脚封装。
O
当六十八分之一十六#引脚为逻辑1的英特尔总线接口,这些OUPUTS
成为通道B,C和D的输出的中断输出
状态由用户通过MCR [3]中的软件设置来定义。
中断输出被设定为激活模式时的MCR [3]是
置为逻辑1,被设置为三态模式下,当MCR [3]是
设定为逻辑0 (默认值) 。见MCR [ 3 ] 。
当六十八分之一十六#引脚为逻辑0摩托罗拉总线接口,这些输出
看跌期权的未使用的,并会留在逻辑0电平。离开这些输出
把悬空。
摩托罗拉总线接口不可用的64引脚封装。
中断选择(高电平有效,输入,带内部上拉下来) 。
当六十八分之一十六#引脚为英特尔总线接口逻辑1时,此引脚可
与MCR位-3联合使用,以启用或禁用的INT A-
D引脚或覆盖MCR位3和使能中断输出。
中断输出通过该引脚连续启用
逻辑1,使该引脚为逻辑0允许位MCR -3以启用和
关闭中断输出引脚。在这种模式下, MCR位-3被设定为
逻辑1 ,使连续输出。见MCR位3 descrip-
化的全部细节。该引脚必须处于逻辑0的Motorola总线
接口模式。由于引脚在64引脚封装的限制,该引脚
不可用。为了弥补这种局限性,两个64引脚LQFP封装
年龄的版本提供。该XR16C854D工作在CON组
连续的中断通过结合这个引脚VCC使能模式
在内部。
UART通道A-D发送器就绪(低电平有效) 。输出
为发射通道的AD TX FIFO / THR状态。看
表5 。
如果这些输出是未使用的,不连接它们。
INTB
INTC
INTD
(北卡罗来纳州)
12
37
43
21
49
55
18
63
69
INTSEL
-
65
87
I
TXRDYA #
TXRDYB #
TXRDYC #
TXRDYD #
RXRDYA #
RXRDYB #
RXRDYC #
RXRDYD #
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
5
25
56
81
100
31
50
82
O
O
UART通道A-D接收器就绪(低电平有效) 。此输出亲
国际志愿组织的接收通道AD的RX FIFO / RHR状态。看
表5 。
如果这些输出是未使用的,不连接它们。
5