0
R
QPRO XQR4000XL辐射
硬化的FPGA
0
2
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
面向系统的特点
- IEEE 1149.1兼容的边界扫描逻辑
支持
- 独立可编程输出摆率
- 可编程的输入上拉或下拉电阻
- 12毫安灌每路输出电流
通过加载二进制文件配置
- 无限的可重编程
回读功能
- 程序验证
- 内部节点的可观测
开发系统上最常用的计算机运行
平台
- 接口来流行的设计环境
- 全自动映射，布局和布线
- 交互式设计编辑器优化设计
最高容量：超过130,000可用门
缓冲互连的最大速度
在可配置逻辑块新锁功能
改进VersaRing I / O互连更好地固定
引出线的灵活性
- 几乎无限数量的时钟信号
可选的多路转换器或2-输入函数发生器上
器件输出
可承受5V的I / O
先进的0.35μ工艺
处理赛灵思QML线
XQR4000XL系列产品特点
抗辐射FPGA的空间和卫星
应用
保证总剂量
闭锁免疫
低软翻转率
保证满足全部电气规范了
-55 ° C至+ 125°C
可在-3速度
系统功能的FPGA
- SelectRAM 内存：片上超高速RAM与
·
同步写入选项
·
双口RAM选项
- 丰富的触发器
- 灵活的函数发生器
- 专用高速进位逻辑
- 每边宽边缘解码器
- 互连线层次
- 内部三态总线能力
- 全球八低偏移时钟或信号分配
网
超过60 MHz的系统性能
灵活的阵列架构
低功率分段路由体系结构
表1：
XQR4000XL系列抗辐射的现场可编程门阵列
马克斯。
逻辑
门
（无RAM ）
13,000
36,000
62,000
马克斯。内存
位
（无逻辑）
18,432
41,472
73,728
典型
门范围
（逻辑与
内存）
(1)
10,000 - 30,000
22,000 - 65,000
40,000 - 130,000
数
of
倒装FL OPS
1,536
3,168
5,376
马克斯。
用户
I / O
192
288
384
设备
XQR4013XL
XQR4036XL
XQR4062XL
逻辑
细胞
1,368
3,078
5,472
CLB
矩阵
24 x 24
36 x 36
48 x 48
总
个CLB
576
1,296
2,304
套餐
CB228
CB228
CB228
注意事项：
典型门范围1.最大值包括用作RAM中的CLB的20-30％。
2000 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
这种材料版权归其各自的制造商
www.xilinx.com
1-800-255-7778
1
QPRO XQR4000XL抗辐射FPGA的
R
辐射指标
符号
TID
SEL
SEU
SEU
SEU
SEU
SEU
总剂量
单一事件闩锁LET> 100兆电子伏CM
2
/毫克。 @ + 125°C
单粒子翻转银河P +
(1)
单粒子翻转星系重离子
(1)
单粒子翻转被困P +
(1)
单粒子翻转银河P +
(2)
单粒子翻转星系重离子
(2)
描述
民
-
-
-
-
-
-
-
最大
60K
0
2.43E – 8
9.54E – 8
2.50E – 7
5.62E – 8
2.43E – 7
搅得/
位天
搅得/
位天
搅得/
位天
搅得/
位天
搅得/
位天
注意事项：
1. 680公里LEO ， 98
o
倾角， 100密耳铝屏蔽
2. 35000公里GEO ， 0
o
倾角， 100密耳铝屏蔽
通过空间辐射2.5版代码塞文通信公司做过3仿真
单位
Rad公司（SI ）
2
这种材料版权归其各自的制造商
www.xilinx.com
1-800-255-7778
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
R
QPRO XQR4000XL抗辐射FPGA的
XQR4000XL开关特性
条款的德网络nition
在下表中，某些规格可能会被指定为高级或预备。这些术语的定义
如下所示：
高级：
初步：
无标记：
基于模拟和/或外推其他速度等级，设备或初步估计
devicefamilies 。数值会随时发生变化。使用的估计，不能进行生产。
根据初步的定性。进一步的变化预计不会。
未标识为高级或初步规格都被认为是决赛。
除了引脚到引脚的输入和输出参数，包括本文件中的AC参数延时规范
来自测量内部测试图案。所有规格均代表最坏情况下的电源电压和结
温度条件。
所有规格如有变更，恕不另行通知。
其他规格
除了引脚到引脚的输入和输出参数，交流
本文档中的延迟参数规格
源自测量内部测试图案。所有试样
fications是代表最坏情况下的电源电压的
和结温的条件。参数
包括通用于流行的设计以及典型的应用程序
阳离子。对于设计方面的考虑，需要更详细的
定时信息，请参见相应的家人交流补充
可从赛灵思网站ments ：
http://www.xilinx.com/partinfo/databook.htm 。
绝对最大额定值
(1)
符号
V
CC
V
IN
V
TS
V
CCT
T
英镑
T
SOL
T
J
电源电压相对于GND
输入相对于电压GND
(2)
电压施加到高阻抗输出
(2)
最长的供电电压上升时间从1V到3V
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 。 = 1.5 mm）的
结温
描述
-0.5到4.0
-0.5到5.5
-0.5到5.5
50
-65到+150
+260
+150
单位
V
V
V
ms
°C
°C
°C
注意事项：
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
2.最大直流过冲或下冲超过V
CC
或低于GND必须被限制为0.5V或10毫安，较容易，以
实现的。在转换过程中，该器件的引脚可下冲至-2.0 V或过冲至V
CC
+ 2.0V ，提供这种过度或不足
持续时间小于10纳秒并与迫使电流被限制到200毫安。
推荐工作条件
(1)
符号
V
CC
V
IH
V
IL
T
IN
描述
电源电压相对于GND ，T
C
= -55 ° C至+ 125°C
高电平输入电压
(2)
低电平输入电压
输入信号转换时间
民
3.0
Ⅴ的50％的
CC
0
-
最大
3.6
5.5
Ⅴ的30％的
CC
250
单位
V
V
V
ns
注意事项：
1.在结温高于列为工作条件，所有的延迟参数每摄氏度增加0.35 ％ 。
2.输入和输出测量门槛V 50 ％
CC
.
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
这种材料版权归其各自的制造商
www.xilinx.com
1-800-255-7778
3
QPRO XQR4000XL抗辐射FPGA的
R
XQR4000XL直流特性在推荐工作条件
符号
V
OH
V
OL
V
DR
I
CCO
I
L
C
IN
I
RPU
I
RPD
I
RLL
描述
高电平输出电压在我
OH
= -4毫安，V
CC
分（ LVTTL ）
高电平输出电压在我
OH
= –500
A,
（ LVCMOS ）
低电平输出电压我
OL
= 12 mA时， V
CC
分（ LVTTL ）
(1)
低电平输出电压我
OL
= 1500
A,
（ LVCMOS ）
数据保持电源电压（低于该配置数据可能会丢失）
FPGA的静态电源电流
(2)
输入或输出漏电流
输入电容（样品测试）
键盘的上拉（选择时）在V
IN
= 0V （样品测试）
垫下拉（选择时）在V
IN
= 3.6V （样品测试）
卧式延绳钓拉起来（选择时） ，在逻辑低
民
2.4
90% V
CC
-
-
2.5
-
–10
-
0.02
0.02
0.3
最大
-
-
0.4
10% V
CC
-
5
+10
10
0.25
0.15
2.0
单位
V
V
V
V
V
mA
A
pF
mA
mA
mA
注意事项：
1.多达64引脚同时下沉12毫安。
2.无输出电流负载，没有主动输入或延绳钓上拉电阻，所有的I / O引脚处于高阻态和浮动。
上电电源要求
赛灵思FPGA需要的最低额定电源电流
能力，以确保正确的初始化，并且电源
斜坡上升时间不影响所需的电流。快速
斜坡上升时间需要比缓慢斜坡上升更多的电流
时间。最慢的加速时间为50毫秒。电流容量
没有为斜坡上升时间小于2毫秒快指定。该电流
租金容量加速时间linealy变化，
例如，
an
XQR4036XL具有25毫秒的上升时间将需要
容量由该直线上的点的预测抽
从1A 120
s
500毫安时50毫秒在25毫秒的时间
标记。这点是约750毫安
.
斜坡上升时间
产品
XQR4013 - 36XL
XC4062XL
描述
所需的最小电流供应
所需的最小电流供应
快速（ 120
s)
1A
2A
慢速（ 50毫秒）
500毫安
500毫安
注意事项：
1.设备可保证与上面所列的最小电流正确初始化。的容量越大，电源可能会导致
更大的初始化电流。
2.本规范仅适用于商业和工业级产品。
3.加速时间从0V测
DC
至3.6V
DC
。所需的峰值电流持续时间小于3毫秒，而附近发生内部电源
上电复位阈值电压。初始化后配置之前，我
CC
最大值小于10毫安。
4
这种材料版权归其各自的制造商
www.xilinx.com
1-800-255-7778
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
R
QPRO XQR4000XL抗辐射FPGA的
XQR4000XL AC开关特性
开关参数测试试验后为蓝本
通过MIL - M-六百〇五分之三万八千五百十指定的方法。所有器件都
100％的功能测试。内部时序参数
来自测量内部测试图案。下面列出
有代表性的值，其中一个全局时钟输入
驱动器中的每个访问的列一个垂直时钟线和
其中所有可访问的IOB和CLB触发器的时钟由
全局时钟网络。
当更少的垂直时钟线被连接时，时钟显示
tribution更快;当每列多时钟线
从同一个全局时钟驱动时，延迟越长。为
更具体地，更准确地，与最坏情况下的保
数据反映实际的路由结构，使用的值
由静态时序分析器在赛灵思提供的（ TRCE
开发系统）和背面标注的模拟
网表。这些路径延迟，提供一个指引，有
摘自静态时序分析报告。所有
时序参数假定最坏情况的运行条件
（电源电压和结温）
全球缓冲开关特性
-3
符号
T
GLS
描述
延迟从键盘通过全球低偏移的缓冲，任何
时钟
设备
XQR4013XL
XQR4036XL
XQR4062XL
民
0.6
1.1
1.4
最大
3.6
4.8
6.3
单位
ns
ns
ns
全球早期BUFGEs 1,2 ，5和6来的IOB时钟特性
-3
符号
T
GE
描述
延迟从键盘通过全球预缓冲，任何IOB
时钟。值对于BUFGEs 1，2， 5和6 。
设备
XQR4013XL
XQR4036XL
XQR4062XL
民
0.4
0.3
0.3
最大
2.4
3.1
4.9
单位
ns
ns
ns
全球早期BUFGEs 3,4 ，7，和8至IOB时钟特性
-3
符号
T
GE
描述
延迟从键盘通过全球预缓冲，任何IOB
时钟。值对于BUFGEs 3 ，图4，图7和8 。
设备
XQR4013XL
XQR4036XL
XQR4062XL
民
0.7
0.9
1.2
最大
2.4
4.7
5.9
单位
ns
ns
ns
DS071 （ V1.1 ） 2000年6月25日
产品speci fi cation
这种材料版权归其各自的制造商
www.xilinx.com
1-800-255-7778
5
QQ：2881677436 复制
