飞思卡尔半导体公司
超前信息
MPC8240RXXPNS
牧师0 ， 11/2003
MPC8240产品型号
规格为
XPC8240RXXnnnx系列
飞思卡尔半导体公司...
部分
受影响的人数：
XPC8240RZU250E
XPC8240RVV250E
这个文件描述了部分号码特定修改建议的操作条件
而修订后的电气规范（如适用） ，有别于一般的描述
MPC8240集成处理器的硬件规格
（订单号MPC8240EC ） 。
本文档中提供的规范取代那些在
MPC8240集成
处理器的硬件规格，
版本1.0或更高版本，在列出的部件号
表A只。这里不讨论产品规格不变。因为这个文件是
经常更新，是指http://www.freescale.com或到本地
飞思卡尔
售楼处最新的版本。
请注意，标题和表格中的数字本文档中没有连续编号。他们
对应于标题或表的影响，在一般的硬件规格。
本文档中涉及的部件编号列在表A欲了解更多详细的订购
信息，请参见第1.9节， “订购信息”。
表A型号处理了这个数据表
工作条件
M
产品型号
中央处理器
频率
250兆赫
V
DD
2.625 ± 125 mV的
T
J
(°C)
从显著差异
硬件特定网络阳离子
XPC8240RVV250x
XPC8240RZU250x
0至105修改电压规格
实现250 MHz的
注意：
在该X前缀
飞思卡尔
部件号指定一个“试生产原型”所定义
飞思卡尔
SOP 3-13 。这些原型的限量生产量生产，测试的一部分，
和QA -检验合格的技术来模拟正常生产。这些部件只
初步的可靠性和特性数据。在试生产原型可以发货，
从客户的书面授权，必须在文件中的适用售楼处承认
资格状态，事实上，虽然出货试生产产品的变化仍可能发生
原型。
1.2产品特点
本节总结改变MPC8240中描述的特征
MPC8240
集成处理器的硬件规格。
电源管理
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
常规参数
- 2.625 -V处理器内核
1.3常规参数
本节总结改变MPC8240中描述的通用参数
MPC8240
集成处理器的硬件规格。
核心供电2.625 V± 125 mV的直流标称
1.4.1 。直流电气特性
表2提供了建议的操作条件为在此描述的MPC8240部件号。
表2.推荐工作条件
飞思卡尔半导体公司...
特征
电源电压
电源电压为PCI标准的总线标准
电源电压为内存总线驱动器
PLL供电电压， CPU核心逻辑
PLL供电电压，外围逻辑
DLL电源电压
PCI参考
符号
V
DD
OV
DD
GV
DD
AV
DD
AV
DD
2
LAV
DD
LV
DD
推荐
价值
2.625
±
5%
3.3
±
0.3
3.3
±
5%
2.625
±
5%
2.6255
±
5%
2.625
±
5%
5.0
±
5%
3.3
±
0.3
单位
V
V
V
V
V
V
V
V
V
V
笔记
4, 6
6
8
4, 6
4, 7
4, 7
9, 10
9, 10
2, 3
5
输入电压
LV
DD
输入容限信号
所有其它输入
V
in
0至3.6或5.75
0至3.6
2
为XPC8240RXXnnnx系列MPC8240产品型号规格
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
常规参数
表2.推荐工作条件（续）
特征
压铸结温
符号
T
j
推荐
价值
0至105
单位
°C
笔记
飞思卡尔半导体公司...
注意事项：
1.这是推荐的和测试的操作条件。这些条件之外器件正常工作
不能保证。
2.这些信号被设计成能承受低压
DD
+ 0.5 V时， DC LV
DD
被连接到一个或3.3- 5.0伏直流电源
供应量。
3. LV
DD
宽容的输入信号： PCI接口， EPIC控制和OSC_IN信号。
4.请参阅第1.9节， “订购信息， ”关于修改的细节电压（V
DD
）版本的设备。
注意事项：
5.输入电压（V
in
）必须不大于电源电压（V
DD
/ AV
DD
/ AV
DD
2/LAV
DD
）超过2.5伏，在所有
次，包括在上电复位。
6 OV
DD
一定不能超过V
DD
/ AV
DD
/ AV
DD
2/LAV
DD
超过1.8 V ，在任何时候，包括在上电复位。
在上电复位和掉电序列，这种限制可能会超过最长为20毫秒。
7. V
DD
/ AV
DD
/ AV
DD
2/LAV
DD
不得超过OV
DD
超过0.6V时，在任何时间，包括在上电复位。
在上电复位和掉电序列，这种限制可能会超过最长为20毫秒。
8. GV
DD
一定不能超过V
DD
/ AV
DD
/ AV
DD
2/LAV
DD
超过1.8 V ，在任何时候，包括在上电复位。
在上电复位和掉电序列，这种限制可能会超过最长为20毫秒。
9. LV
DD
一定不能超过V
DD
/ AV
DD
/ AV
DD
2/LAV
DD
超过5.4 V ，在任何时候，包括在上电复位。
在上电复位和掉电序列，这种限制可能会超过最长为20毫秒。
10.LV
DD
不得超过OV
DD
超过3.6 V在任何时候，包括在上电复位。这种限制可能是
超出最多20毫秒上电复位和掉电序列中。
1.4.1.5功率特性
表5提供功耗数据为MPC8240 。
在PLL电源引脚的功耗（ AV
DD
和AV
DD
2）和DLL电源引脚（ LAVDD ）小于15毫瓦。此参数由设计保证，不
测试。
表5.初步功耗
PCI总线时钟/内存总线时钟
CPU时钟频率（MHz ）
33/66/233
典型
最大-FP
最大-INT
打瞌睡
觉
睡觉
3.4
3.8
3.4
2.2
700
500
33/83/250
3.6
4.1
3.7
2.4
800
500
33/100/200 33/100/250 66/100/200 66/100/250
3.2
3.6
3.3
2.2
900
500
3.7
4.2
3.8
2.6
900
500
3.2
3.6
3.4
2.2
900
800
3.8
4.3
3.8
2.6
900
800
W
W
W
W
mW
mW
1, 5
1, 2
1, 3
1, 4, 6
1, 4, 6
1, 4, 6
模式
单位
笔记
I / O电源
模式
典型-OV
DD
最低
200
最大
600
单位
mW
笔记
7, 8
为XPC8240RXXnnnx系列MPC8240产品型号规格
3
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
PLL配置
表5.初步功耗（续）
PCI总线时钟/内存总线时钟
CPU时钟频率（MHz ）
33/66/233
典型-GV
DD
33/83/250
300
33/100/200 33/100/250 66/100/200 66/100/250
900
mW
7, 9
模式
单位
笔记
飞思卡尔半导体公司...
注意事项：
1.值包括V
DD
， AV
DD
， AV
DD
2 ，和LAV
DD
但不包括I / O供电;见1.7.2节， “电源
供应上浆“，在
MPC8240集成处理器的硬件规格
关于OV信息
DD
和GV
DD
供电电源。一个DIMM用于内存加载。
2.最大-FP功率测量V
DD
= 2.625 V的动态电源管理，同时启用运行
完全缓存驻留，循环，浮点乘法指令。
3.最大- INT功率测量V
DD
= 2.625 V的动态电源管理启用运行时
完全缓存驻留，循环，整数指令。
4.省电模式最大值是在V测
DD
= 2.625 V ，而该设备在打盹，小睡，或睡眠模式。
5.典型功率测量V
DD
= AV
DD
= 2.625 V， OV
DD
= 3.3 V ，其中标称FP值，标称INT值，
和一个值，其中存在的高速缓存行具有交替的一和零上64位边界上的连续冲
到本地存储器被平均。
只有两个启用PCI_CLKs和两个SDRAM_CLKs测量6.省电模式的数据。
7.典型的最小I / O功耗值在MPC8240中进行缓存居民整数运算结果
33最慢的频率组合： 66 ： 166 （ PCI ：纪念品： CPU） MHz的。
8.典型的最大OV
DD
从MPC8240值导致在最快的频率组合操作
66 ：100 ：250 （PCI ：纪念品： CPU） MHz和执行的高速缓存行的连续刷新具有交替的1和
零到PCI内存。
9.典型的最大GV
DD
从MPC8240值导致在最快的频率组合操作
66 ：100 ：250 （PCI ：纪念品： CPU） MHz和执行的高速缓存行的连续刷新具有交替的1和
零上64位边界对本地存储器。
1.5
PLL配置
信号： MPC8240内部的PLL由PLL_CFG [4 0]配置。对于给定的PCI_SYNC_IN
（ PCI总线）频率， PLL配置信号同时设置外围逻辑/内存总线PLL （ VCO ）
动作的频率为PCI到内存频率乘法和MPC603e ，CPU PLL （VCO）的
动作的频率为存储器到CPU频率乘法。 PLL的配置为
MPC8240示于表18 。
表18. MPC8240微处理器PLL配置
250 - MHz器件
8, 9
REF 。
号
PLL-
CFG
[0:4]
2
中央处理器
1
PCI时钟输入
HID1 [0： 4]
（ PCI_SYNC_IN ）
范围（MHz ）
00110
11000
00101
00101
00101
25–28
5
25–33
25–27
50–56
5
外设
逻辑/ MEM
总线时钟范围
（兆赫）
75–100
75–83
50–56
绕行
50–56
100–113
CPU时钟
范围
（兆赫）
188–250
225–250
100–112
比
3, 4
PCI到MEM
（MEM VCO ）
倍增器
3 (6)
3 (6)
1 (4)
绕行
2 (8)
MEM到CPU
（ CPU VCO ）
倍增器
2.5 (5)
3 (6)
2 (8)
2 (8)
2 (8)
0
1
2
3
4
00000
00001
00010
00011
00100
4
为XPC8240RXXnnnx系列MPC8240产品型号规格
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
订购信息
表18. MPC8240微处理器PLL配置（续）
250 - MHz器件
8, 9
REF 。
号
PLL-
CFG
[0:4]
2
中央处理器
1
PCI时钟输入
HID1 [0： 4]
（ PCI_SYNC_IN ）
范围（MHz ）
00110
11000
11000
00111
00110
11000
00100
00100
11110
11010
11000
11010
11000
00110
01111
不可用
1F
11111
11111
关闭
关闭
注意事项：
1.处理器HID1值仅表示该处理器的锁相环（存储器到处理器的乘法器）的乘法器;
因此，多MPC8240 PLL_CFG [0： 4]的值可具有相同的处理器HID1值。这意味着，系统
软件不能阅读HID1寄存器，并将它与一个唯一的PLL_CFG关联[0： 4]的值。
2. PLL_CFG [ 0 ： 4 ]中未列出的设置（ 00110 ， 01001 ， 01011 ， 01101 ， 01111 ， 10001 ， 10011 ， 10101 ， 10111 ， 11001和
11011 ）被保留。
3.在PLL旁路模式中，内部处理器直接PCI_SYNC_IN输入信号的时钟，所述外围逻辑锁相环
被禁用，并且总线模式设置为1 ： 1 （ PCI ：存储器）模式操作。此模式适用于硬件建模
支持。本文档中提供的AC时序规范并不适用于PLL旁路模式。
4.在时钟关断模式下，没有时钟发生MPC8240里面不管PCI_SYNC_IN输入。
5.由于最大内存VCO = 225 MHz的限制。
6.由于最低CPU VCO = 200 MHz的限制。
7.由于最小内存VCO = 100 MHz的限制。
8.为了清楚起见，范围值被示出为向下舍入到最接近的整数（小数位精度去除）。
9.注意， 250 - MHz的部分仅在XPC8240RZUnnnx数列。
33
6
–56
5
25–27
25–50
25–41
25–33
33–66
25–35
25–31
25–33
50
7
–62
33
7
–55
33
7
–66
外设
逻辑/ MEM
总线时钟范围
（兆赫）
绕行
绕行
33–56
50–55
50–100
50–83
75–100
50–100
50–71
50–62
62–83
50–62
50–83
50–100
100–168
225–250
125–250
150–250
150–200
100–200
175–250
200–250
186–250
200–250
150–250
125–250
CPU时钟
范围
（兆赫）
比
3, 4
PCI到MEM
（MEM VCO ）
倍增器
绕行
绕行
1 (4)
2 (4)
2 (4)
2 (4)
3 (6)
1.5 (3)
2 (4)
2 (4)
2.5 (5)
1 (2)
1.5 (3)
1.5 (3)
关闭
MEM到CPU
（ CPU VCO ）
倍增器
2.5 (5)
3 (6)
3 (6)
4.5 (9)
2.5 (5)
3 (6)
2 (4)
2 (4)
3.5 (7)
4 (8)
3 (6)
4 (8)
3 (6)
2.5 (5)
关闭
5
7
8
A
C
00101
00111
01000
01010
01100
01110
10000
10010
10100
10110
11000
11010
11100
11101
11110
飞思卡尔半导体公司...
E
10
12
14
16
18
1A
1C
1D
1E
1.9
订购信息
订购信息全部由本规范文档的部分章节1.9.1提供，
“零件号本文件完全解决。 ”
为XPC8240RXXnnnx系列MPC8240产品型号规格
5
欲了解更多有关该产品，
转到： www.freescale.com
QQ：2880707522 复制
