MPC745
300-350兆赫
CPU速度 - 内部
CPU总线分配器
总线接口
每个时钟周期的指令
L1高速缓存
L2高速缓存
核心到L2频率
典型/最大
功耗
模具尺寸
包
过程
电压
SPECint95 （估计）
SPECfp95 （估计）
其他性能
执行单元
300和350兆赫
x3, x3.5, x4, x4.5, x5, x5.5,
x6, x6.5, x7, x7.5, x8, x10
32/64-bit
3 （ 2 +分公司）
32 KB指令
32 KB数据
—
—
待定
51 mm
2
255 PBGA
0.22μ 5LM
1.8 / 3.3V的I / O ， 2.0V内部
15.7 @ 350 MHz的
11.6 @ 350 MHz的
641 MIPS @ 350兆赫
整数（ 2 ） ，浮点，科，
加载/存储，系统寄存器
MPC755
300-400兆赫
300 ， 350和400兆赫
x3, x3.5, x4, x4.5, x5, x5.5,
x6, x6.5, x7, x7.5, x8, x10
32/64-bit
3 （ 2 +分公司）
32 KB指令
32 KB数据
256 ， 512 KB
1兆
1:1, 1.5:1, 2:1, 2.5:1, 3:1
待定
51 mm
2
360 PBGA
0.22μ 5LM
1.8 / 3.3V的I / O ， 2.0V内部
18.1 @ 400 MHz的
12.3 @ 400 MHz的
733 MIPS @ 400兆赫
整数（ 2 ） ，浮点，科，
加载/存储，系统寄存器
MPC755 / MPC745微处理器
包含单独的内存
管理单元（MMU ），用于
指令和数据，从而支持
4千兆字节的虚拟内存（ 252 ）
和4 GB （ 232 ）的物理内存。
这两个具有8个指令块
地址转换（ IBAT ）和
八个数据块地址
翻译（ DBAT ）寄存器。访问
特权和内存保护
被控制的块或页面
粒度。大型， 128项
转换后备缓冲器（ TLB的）
提供高效的物理地址
翻译和支持virtual-
两个内存管理
页级和可变大小的块。
硬件和软件
被提供给TLB的tablewalks 。
并行执行多条指令的能力，能够与管道的说明，
和使用具有快速执行时间的简单指令产生最大效率
和吞吐量MPC755和MPC745系统。
电源管理
灵活的总线接口
在MPC755和MPC745微处理器具有低功耗2.0V设计，3次
省电用户可编程模式，瞌睡，打盹和睡眠，这逐渐
减少由处理器汲取的功率。
这些低功耗的微处理器提供动态电源管理选择
因为需要通过执行指令的它们激活的功能单元。两
微处理器还提供了辅助散热装置和指令缓存为节流
软件控制的热管理。
Cache和MMU支持
MPC755 / MPC745微处理器具有一个64位的数据总线
以32位模式和32位地址总线。支持
包括突发，拆分和流水线的交易。该
接口提供了窥探的数据高速缓存一致性。
两个微处理器保持在梅一致性协议
硬件，允许访问系统存储器，用于
额外的缓存总线控制器，如DMA设备。
联系信息
摩托罗拉提供的用户手册，应用笔记，以及
示例代码对于所有的处理器。本地支持
这些产品也被提供。这个信息可以是
http://motorola.com/smartnetworks ：在发现
关于摩托罗拉产品，所有其他疑问，请
联系摩托罗拉客户响应中心：
电话： 800-521-6274或
http://motorola.com/semiconductors
在MPC755 / MPC745微处理器具有独立的32 KB ，物理处理
指令和数据高速缓存。两个高速缓存可以被锁定在部分或全部，以提供
存储关键数据，关键性能的算法，或代码的循环快速响应
时间。在MPC755微处理器的专用的L2高速缓存接口，带有片上L2标签
（可达1 MB）功能支持直接映射SRAM模式，物理映射SRAM
模式中，一个快（一般为1/2核心速度）接口到存储器，指令只或仅数据
模式，并且奇偶校验在两个L 2的地址和数据。
MOTOROLA及风格化M徽标已在美国专利和商标局注册。所有其它产品或
服务名称是其各自所有者的财产。
摩托罗拉公司，2002年。
MPC755fact/rev.2
QQ：2881677436 复制
