飞思卡尔半导体公司
超前信息
MPC7455RXNXPNS
修订版1.1 ， 1/2004
MPC7455产品型号
规格为
XPC74x5RXnnnNx系列
飞思卡尔半导体公司...
摩托罗拉部分
受影响的人数：
XPC7455RX600NC
XPC7455RX733NC
XPC7455RX800NC
XPC7445RX600NC
XPC7445RX733NC
XPC7445RX800NC
这个文件描述了部分号码特定修改建议的操作条件
而修订后的电气规范（如适用） ，有别于一般的描述
MPC7455 RISC微处理器硬件规格
（订单号MPC7455EC ） 。该
MPC7455是的PowerPC 微处理器。
本文档中提供的规范取代那些在
MPC7455 RISC
微处理器硬件规格，
第0版或更高版本，在列出的部件号
表A只。这里不讨论产品规格不变。因为这个文件是
经常更新，是指http://www.motorola.com/semiconductors或您的摩托罗拉
售楼处最新的版本。
请注意，标题和表格中的数字本文档中没有连续编号。他们
意在对应的标题或表的影响，在常规硬件
特定连接的阳离子。
本文档中涉及的部件编号列在表A.
该数据表寻址表A.零件编号
工作条件
摩托罗拉
产品型号
中央处理器
频率
（兆赫）
600
733
800
600
733
800
T
j
(°C)
从显著差异
硬件特定网络阳离子
V
DD
XPC7455RX600NC
XPC7455RX733NC
XPC7455RX800NC
XPC7445RX600NC
XPC7445RX733NC
XPC7445RX800NC
1.3 V± 50 mV的0至105修改的核心和VCO频率，
与功耗规格
注意：
在摩托罗拉零件号的X前缀指定一个“试生产原型”所定义
摩托罗拉SOP 3-13 。这些都是从原型的限量生产量生产，测试，
和Q.A.对检查合格的技术来模拟正常生产。这些部件只
初步的可靠性和特性数据。在试生产原型可以发货，
从客户的书面授权，必须在文件中的适用售楼处承认
资格状态，事实上，虽然出货试生产产品的变化仍可能发生
原型。
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
特点
1.1
特点
电源管理
- 1.3 -V处理器内核
本节总结改变MPC7455中描述的特征
MPC7455 RISC
微处理器的硬件规格。
1.3常规参数
核心供电： 1.3 V± 50 mV的直流标称
1.5.1直流电气特性
飞思卡尔半导体公司...
表4提供了建议的操作条件为在此描述的MPC7455部件号。
表4.推荐工作条件
特征
核心供电电压
PLL供电电压
符号
V
DD
AV
DD
推荐
价值
1.3 V± 50 mV的
1.3 V± 50 mV的
单位
V
V
注意：
这些是推荐的和测试的操作条件。这些外器件正常工作
条件得不到保证。
2
为XPC74x5RXnnnNx系列MPC7455产品型号规格
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
常规参数
表7提供的功率消耗为本文所描述的MPC7455部件号。
表7.功耗为MPC7455
处理器（CPU）的频率
单位
600兆赫
733兆赫
800兆赫
笔记
全功率模式
典型
最大
8.4
11.9
打盹模式
典型
—
打盹模式
典型
1.4
睡眠模式
典型
700
800
900
mW
1, 2
1.7
1.8
W
1, 2
—
—
W
1, 2, 4
10.3
14.5
11.2
15.9
W
W
1, 3
1, 2
飞思卡尔半导体公司...
深度睡眠模式（ PLL禁用）
典型
470
490
500
mW
1, 3
注意事项：
1.这些值适用于所有有效的处理器总线和L3总线比率。该值不包括I / O供电（ OV
DD
和GV
DD
）或PLL供电（ AV
DD
） 。 OV
DD
和GV
DD
电力系统相关，但通常的V < 5 ％
DD
力。最坏的情况下，功耗AV
DD
< 3毫瓦。
2.最大功率的测量是在额定V
DD
当运行一个完全缓存驻留，做作的顺序
这保持了执行单元，具有或不具有的AltiVec ，最大限度忙指令。
3.典型功耗为额定V测量的平均值
DD
在一个系统中同时运行的一个典型的码序列。
4.打盹模式是不是一个用户自定义的状态;它是全功率，要么打盹模式或睡眠模式之间的中间状态。
其结果，功率消耗为这种模式未测试。
摩托罗拉
为XPC74x5RXnnnNx系列MPC7455产品型号规格
3
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
常规参数
表8提供了时钟的AC定时规范为本文所描述的MPC7455部件号。
表8.时钟AC时序规范
在推荐的工作条件。见表4 。
最大处理器，核心频率
特征
符号
600兆赫
民
处理器频率
VCO频率
f
CORE
f
VCO
500
1000
最大
600
1200
733兆赫
民
500
1000
最大
733
1466
800兆赫
民
500
1000
最大
800
1600
兆赫
兆赫
1
1
单位
笔记
飞思卡尔半导体公司...
注意事项：
1.
注意事项：
SYSCLK的频率， PLL_CFG [0： 4]的设置必须被选择，使得所得到的系统时钟（总线）
频率， CPU （核心）频率，和PLL （VCO）的频率不超过各自的最大或最小值
工作频率（见表格4
MPC7455 RISC微处理器硬件规格） 。
参阅
PLL_CFG [ 0 ： 4 ]第1.9.1信号说明， “PLL配置”，为有效PLL_CFG [ 0 ： 4 ]设置。
表12提供了L3总线接口的AC时序规范MSUG2为MPC7455零件号
本文中所描述。
表12. L3总线接口AC时序特定网络阳离子MSUG2
在推荐的工作条件。见表4 。
所有速度等级
参数
符号L2CR [12] = 0和L3CR [12] = 0
8
L2CR [12] = 1和L3CR [12] = 1
8
民
L3_CLK上升和
下降时间
建立时间：
数据和奇偶校验
输入保持时间：
数据和奇偶校验
有效时间：
数据和奇偶校验
有效时间：
所有其它输出
输出保持时间：
数据和奇偶校验
输出保持时间：
所有其它输出
L3_CLK高
阻抗：
数据和奇偶校验
t
L3CR
,
t
L3CF
t
L3DVEH
,
t
L3DVEL
t
L3DXEH
,
t
L3DXEL
t
L3CHDV
,
t
L3CLDV
t
L3CHOV
t
L3CHDX
,
t
L3CLDX,
t
L3CHOX
t
L3CLDZ
—
–0.1
t
L3_ECHO_CLK
/4
+ 0.6
—
—
t
L3_CLK
/4 – 0.4
最大
1.0
—
—
民
—
–0.1
t
L3_ECHO_CLK
/4
+0.6
—
—
t
L3_CLK
/4 – 0.2
最大
1.0
—
—
ns
ns
ns
1
2, 3, 4
2, 4
单位
笔记
(– t
L3_CLK
/4)
+ 0.4
t
L3_CLK
/4 + 1.0
—
(– t
L3_CLK
/4)
+ 0.8
t
L3_CLK
/4 + 1.2
—
ns
ns
ns
5, 6, 7
5, 7
5, 6, 7
t
L3_CLK
/4 – 0.5
—
—
t
L3_CLK
/2
t
L3_CLK
/4 – 0.3
—
—
t
L3_CLK
/2
ns
ns
5, 7
4
为XPC74x5RXnnnNx系列MPC7455产品型号规格
摩托罗拉
欲了解更多有关该产品，
转到： www.freescale.com
飞思卡尔半导体公司
常规参数
表12. L3总线接口AC时序规格MSUG2 （续）
在推荐的工作条件。见表4 。
所有速度等级
参数
符号L2CR [12] = 0和L3CR [12] = 0
8
L2CR [12] = 1和L3CR [12] = 1
8
民
L3_CLK高
阻抗：
所有其它输出
t
L3CHOZ
—
最大
t
L3_CLK
/4 + 2.0
民
—
最大
t
L3_CLK
/4 + 2.0
ns
单位
笔记
飞思卡尔半导体公司...
注意事项：
1.上升和下降时间为L3_CLK输出从20 ％开始，到80 ％的GV
DD
.
2.对于DDR，所有输入规范从信号的中点测量问题的中点电压
输入L3_ECHO_CLKn的上升沿或下降沿的（参见图10中的
MPC7455 RISC微处理器
硬件规格） 。
输入定时在销测定。
3.对于DDR ，输入的数据将典型地遵循L3_ECHO_CLKn的边缘如在图10中所示
MPC7455
RISC微处理器的硬件规格。
对于其他输入设置时间参数的一致性，这将
被视为负面的输入设置时间。
4. t
L3_ECHO_CLK
/ 4是四分之一L3_ECHO_CLKn的周期。这个参数表明MPC7455能够锁存
一个输入信号，其有效期为只有很短的时间之前和上升沿和之间的中点后很短的时间
下降（或上升和下降），在任何频率L3_ECHO_CLKn的边缘。
5.所有的输出规格是从的中点电压测量的上升沿（或用于DDR写数据，也将下降）
L3_CLK的所讨论的信号的中点边缘。的输出定时在销测定。所有输出
时序假设纯电阻50 Ω负载（见图8中的
MPC7455 RISC微处理器硬件
特定网络阳离子） 。
6.对于DDR ，输出数据将典型地导致L3_CLKn的边缘如在图10中所示
MPC7455 RISC
微处理器的硬件规格。
用于与其它输出有效时间规格的一致性，这将是
作为负输出有效时间。
7. t
L3_CLK
/ 4是四分之一L3_CLKn的周期。这个参数表明指定的输出信号实际上是
由内部时钟90°延迟的相位展开。因此，有一个频率分量，以输出有效
和输出保持时间，使得规定的输出信号的有效期为约1 L3_CLK周期
开始的四分之三前边缘的一个时钟在其上的SRAM将采样它的和结束的时钟的四分之一
它将被采样后缘的时期。
8.这些配置位使L3接口的AC时序通过软件来改变。他们必须在两个或设置
无论清零;其他配置将增加吨
L3CSKW1
，这可能导致不可靠的L3操作。
摩托罗拉
为XPC74x5RXnnnNx系列MPC7455产品型号规格
5
欲了解更多有关该产品，
转到： www.freescale.com
QQ：2880707522 复制
