0
R
的Virtex 2.5 V
现场可编程门阵列
0
3
DS003-1 （ V2.5 ） 2001年4月2日
产品speci fi cation
特点
速度快，高密度现场可编程门阵列
- 密度从50K到1M系统门
- 系统性能高达200 MHz
- 66 MHz的PCI兼容
- 可热插拔的紧凑型PCI
多标准的SelectIO 接口
- 16位高性能接口标准
- 直接连接到ZBTRAM设备
内置的时钟管理电路
- 四专用延时锁定环（ DLL）的供
先进的时钟控制
- 小学四低偏移全局时钟分配
蚊帐，再加上24个二级本地时钟网络
分层存储系统
- 个LUT可配置为16位的RAM ， 32位的RAM ，
16位双端口RAM ，或16位移位寄存器
- 可配置的同步双端口4K位
RAM的
- 快速接口，外接高性能的RAM
灵活的架构，兼顾速度和密度
- 高速运算的专用进位逻辑
- 专用乘法器支持
- 梯级链宽输入功能
- 丰富的寄存器/锁存器与时钟使能，并
双同步/异步置位和复位
- 内部三态布辛
- IEEE 1149.1边界扫描逻辑
- 模具温度传感器二极管
支持FPGA基金会和联盟
开发系统
- 统一库完全支持，相关法
放置宏，设计经理
- 选择广泛的PC和工作站平台
基于SRAM的系统内配置
- 无限的可重复编程
- 四种编程模式
0.22
m
米的5层金属工艺
100 ％出厂测试
描述
在Virtex FPGA系列提供高性能，
大容量的可编程逻辑解决方案。戏剧性
增加硅效率的结果，从优化新
建筑的布局和布线效率和利用的
侵略性5层 - 金属0.22
m
米CMOS工艺。这些
进步使Virtex系列FPGA强大而灵活的alterna-
表3-6至掩模编程门阵列。 Virtex系列
包括中显示的九名成员
表1中。
积累经验，从上一代获得
的FPGA ， Virtex系列代表了革命性的一步
转发在可编程逻辑设计。结合广
各种可编程系统的功能，丰富的层次
快速，灵活的互连资源和先进的工艺
技术， Virtex系列提供了高速和
大容量的可编程逻辑解决方案，提高
设计灵活性，同时缩短将产品推向市场。
表1：
的Virtex现场可编程门阵列家族成员
设备
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
系统门
57,906
108,904
164,674
236,666
322,970
468,252
661,111
888,439
1,124,022
CLB阵列
16x24
20x30
24x36
28x42
32x48
40x60
48x72
56x84
64x96
逻辑单元
1,728
2,700
3,888
5,292
6,912
10,800
15,552
21,168
27,648
最大
可用的I / O
180
180
260
284
316
404
512
512
512
块RAM
位
32,768
40,960
49,152
57,344
65,536
81,920
98,304
114,688
131,072
最大
SelectRAM + 位
24,576
38,400
55,296
75,264
98,304
153,600
221,184
301,056
393,216
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS003-1 （ V2.5 ） 2001年4月2日
产品speci fi cation
www.xilinx.com
1-800-255-7778
4个模块1
1
的Virtex 2.5 V现场可编程门阵列
R
的Virtex架构
Virtex器件具有灵活的，定期的体系结构，
包括可配置逻辑块（ CLB）是一个阵列外加
通过可编程输入/输出模块（IOB ） ，所有四舍五入
通过丰富的快速，灵活的路由互连的层次
资源。路由资源的丰度允许
Virtex系列，以满足即使是最大且最
复杂的设计。
Virtex系列FPGA是基于SRAM ，并通过定制
加载配置数据到内部存储器单元。在
某些模式下， FPGA读取自己的配置数据
从外部PROM （主串行模式） 。否则，
配置数据被写入到FPGA （选择 -
MAP ，从串行和JTAG模式） 。
该标准的Xilinx基金会和Alliance 系列
开发系统提供完整的设计支持
的Virtex ，从行为和原理图涵盖了各个方面
马蒂奇进入，通过仿真，自动设计翻译
化和实施，以创建，下载和
回读配置比特流。
赛灵思彻底基准Virtex系列。虽然per-
性能会受到操作设计相关的，许多设计
在内部，在速度超过100兆赫，并且可以实现
200兆赫。
表2
显示了代表性的性能数据
略去电路，采用最坏情况下的时序参数。
表2：
对于常见的电路功能表现
功能
寄存器到寄存器
加法器
流水线乘法器
地址译码器
16 ： 1多路复用器
奇偶树
9
18
36
芯片至芯片
HSTL IV类
LVTTL ， 16毫安，快速压摆
200兆赫
180兆赫
16
64
8x8
16 x 16
16
64
5.0纳秒
7.2纳秒
5.1纳秒
6.0纳秒
4.4纳秒
6.4纳秒
5.4纳秒
4.1纳秒
5.0纳秒
6.9纳秒
位
的Virtex -6
更高的性能
Virtex器件提供了比以前更好的性能
代FPGA中。设计可以实现同步
系统时钟频率高达200 MHz ，包括I / O。的Virtex
输入和输出的PCI规格完全遵守和
接口可以实现，在33 MHz或66工作
兆赫。此外，的Virtex支持热插拔
紧凑型PCI的要求。
4个模块1
2
www.xilinx.com
1-800-255-7778
DS003-1 （ V2.5 ） 2001年4月2日
产品speci fi cation
R
的Virtex 2.5 V现场可编程门阵列
Virtex器件/封装组合和最大I / O
表3：
Virtex系列的最大用户I / O通过器件/封装（不包括专用时钟引脚）
包
CS144
TQ144
PQ240
HQ240
BG256
BG352
BG432
BG560
FG256
FG456
FG676
FG680
176
176
176
260
176
284
312
404
444
512
444
512
512
180
180
180
260
180
260
260
316
316
404
316
404
316
404
404
XCV50
94
98
166
XCV100
94
98
166
166
166
166
166
166
166
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
的Virtex订购信息
例如：
设备类型
速度等级
-4
-5
-6
XCV300 -6 PQ 240℃
温度范围
C =商业（T
J
= 0
°
C至+ 85
°
C)
I =工业（T
J
= –40
°
C至+100
°
C)
引脚数
套餐类型
BG =球栅阵列
FG =细间距球栅阵列
PQ =塑料方形扁平封装
HQ =高散热QFP
TQ =薄型四方扁平封装
CS =芯片级封装
图1：
的Virtex订购信息
DS003-1 （ V2.5 ） 2001年4月2日
产品speci fi cation
www.xilinx.com
1-800-255-7778
4个模块1
3
的Virtex 2.5 V现场可编程门阵列
R
修订历史
日期
11/98
01/99
02/99
05/99
05/99
07/99
VERSION
1.0
1.2
1.3
1.4
1.5
1.6
Xilinx最初版本。
更新包的图纸和规格。
更新包的图纸，最新规格。
除了封装图纸和规格。
更换FG 676 & FG680封装图纸。
改变边界扫描信息和变更图11 ，边界扫描位
序列。更新IOB输入&输出延迟。针对不同的我加了电容资讯/ O
标准。加入5 V宽容的信息。添加DLL的参数和波形和
新的引脚对引脚输入和输出参数表全局时钟输入至输出和
建立和保持。更改后的配置信息，包括图12 ， 14 ， 17 & 19 。
增加了设备相关的房源静态电流ICCINTQ和ICCOQ 。更新
基于LVTTL的默认标准12毫安，快速压摆率IOB输入和输出延迟。
加入IOB输入开关特性标准调整。
速度等级更新初步状态，电源的规格和时钟到输出
最低金额的增加， “ 0 ”时间在列表中的解释，静态电流房源更新，并
图6 ADDRA输入标签的修正。加入叔
IJITCC
参数，改变牛逼
OJIT
to
T
OPHASE
.
更新speed.txt文件1.96 。更正的CR 111036,111137 ， 112697 ， 115479 ，
117153 ， 117154和117612.修改笔记推荐工作条件
（电压和温度）。改变了银行信息V
CCO
在CS144包装上的第43页。
更新后的DLL抖动参数表和波形，增加时延测量
针对不同的I / O标准，改变缓冲六角行信息和方法论表
输入/输出定时测量记录。
新TBCKO值;纠正FG680封装的连接图;关于状态的新笔记
配置完成后， CCLK引脚。
修改“销未列出... ”语句。速度等级升级到最终状态。
修改表18 。
04/01
2.5
添加XCV400值桌子底下
最小时钟到输出的Virtex器件。
矫正下表单位列
IOB输入开关特性。
附加价值桌子底下
CLB SelectRAM开关特性。
更正引脚信息在BG256 ， BG432设备和BG560包
表18 。
更正
BG256引脚功能图。
修订后的最低
全局时钟的建立和保持的LVTTL标准，以DLL 。
转换后的文件以模块化格式。看
的Virtex数据表
部分。
调整
09/99
1.7
01/00
1.8
01/00
1.9
03/00
05/00
05/00
09/00
2.0
2.1
2.2
2.3
10/00
2.4
的Virtex数据表
在Virtex数据表包含以下模块：
DS003-1 ， 2.5V的Virtex FPGA的：
简介和订购信息（模块1 ）
DS003-3 ， 2.5V的Virtex FPGA的：
DC和开关特性（模块3 ）
DS003-2 ， 2.5V的Virtex FPGA的：
功能说明（模块2 ）
DS003-4 ， 2.5V的Virtex FPGA的：
接脚分布表（模块4 ）
4个模块1
4
www.xilinx.com
1-800-255-7778
DS003-1 （ V2.5 ） 2001年4月2日
产品speci fi cation
QQ：2881677436 复制
