0
R
斯巴达和Spartan- XL FPGA
家庭数据表
0
0
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
系统级功能
- 可提供5V和3.3V版本
- 片上SelectRAM 存储器
- 完全符合PCI标准
- 程序验证全部回读功能
而内部节点可观测
- 专用高速进位逻辑
- 内部三态总线能力
- 全球八低偏移时钟或信号网络
- IEEE 1149.1兼容的边界扫描逻辑
- 低成本塑料封装中的所有可用的密度
- 共同封装尺寸的兼容性
通过强大的赛灵思ISE完全支持
经
开发系统
- 全自动映射，布局和布线
介绍
斯巴达
和的Spartan- XL FPGA系列是一
大批量生产的FPGA解决方案，提供所有
关键要求的ASIC替代多达40,000门。
这些要求包括：高性能，片
RAM ，核心解决方案和价格，在高容量，
方法，并在许多情况下，等价于掩模亲
编程ASIC器件。
通过精简Spartan系列的功能集，利用
先进的工艺技术，并着眼于总成本
管理， Spartan系列提供了关键功能
由ASIC和其它大批量的逻辑，而用户需要
避免初始投资成本，较长的开发周期和inher-
传统的ASIC耳鼻喉科风险。斯巴达和不要过多
TAN- XL系列的Spartan系列有十个成员，
所示
表1中。
其他的Spartan- XL系列产品特点
斯巴达/的Spartan- XL FPGA特性
注：此数据中所述的Spartan系列器件
片包括5V Spartan系列和3.3V
的Spartan- XL系列。见
单独的数据表
了解更多
高级成员，
Spartan系列
.
首先ASIC替代FPGA的高容量
生产与片上RAM
密度高达1862个逻辑单元或40,000个系统门
基于XC4000架构简化的功能集
超过80 MHz的系统性能
广泛的AllianceCore合作及的LogiCORE 的
提供预定义的解决方案
无限可重编程
低成本
最大
系统
门
5,000
10,000
20,000
30,000
40,000
3.3V电源低功耗与5V宽容的I / O
掉电输入
更高的性能
快进位逻辑
更灵活的高速时钟网络
在配置逻辑块锁存功能
输入快速捕捉锁定
在输出可选多路或2路输入函数发生器
12毫安或24 mA输出驱动
5V和3.3V的PCI兼容
增强边界扫描
快速模式CON组fi guration
表1：
斯巴达和Spartan- XL现场可编程门阵列
逻辑
设备
XCS05和XCS05XL
XCS10和XCS10XL
XCS20和XCS20XL
XCS30和XCS30XL
XCS40和XCS40XL
细胞
238
466
950
1368
1862
典型
门范围
（逻辑和RAM ）
(1)
2,000-5,000
3,000-10,000
7,000-20,000
10,000-30,000
13,000-40,000
CLB
矩阵
10 x 10
14 x 14
20 x 20
24 x 24
28 x 28
总
个CLB
100
196
400
576
784
马克斯。
总
数
无济于事。分布
触发器用户I / O RAM位
360
616
1,120
1,536
2,016
77
112
160
192
205
(2)
3,200
6,272
12,800
18,432
25,088
注意事项：
典型门范围1.最大值包括用作RAM中的CLB的20-30％。
2. XCS40XL在CS280包被停止提供224最大I / O
PDN2004-01.
1998年至2008年的Xilinx ， Inc.保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
www.xilinx.com
1
斯巴达和Spartan- XL FPGA系列数据手册
R
总体概述
Spartan系列FPGA是有规律的， flex-实施
可配置逻辑的IBLE ，可编程架构
块（CLB ） ，由一个强大的互联层次
多才多艺的布线资源（布线通道） ，并外加
通过可编程输入/输出外围四舍五入
模块（IOB ），如看到的
图1 。
他们有大手笔
布线资源，以适应最复杂的间
连接模式。
该设备通过加载配置数据定制
入内部静态存储器单元。重新编程possi-
竹叶提取的次数不受限制。存储在这些值
存储单元确定的逻辑功能及其内部
在FPGA中实现nections 。该FPGA既可以
积极从外部串行读取它的配置数据
PROM （主串行模式） ，或配置数据
被写入到FPGA中，从外部设备（从机
串行模式）。
Spartan系列FPGA可以被用在硬件必须
适应不同的用户应用程序。 FPGA是理想的
为了缩短设计和开发周期，并且还
提供用于生产速率具有成本效益的解决方案，以及
以后每月50000系统。
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
B-
扫描
OSC
IOB
IOB
IOB
CLB
IOB
布线通道
IOB
CLB
IOB
CLB
CLB
CLB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
RDBK
开始
-UP
VersaRing布线通道
DS060_01_081100
图1：
FPGA基本框图
2
www.xilinx.com
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
R
斯巴达和Spartan- XL FPGA系列数据手册
斯巴达和Spartan- XL设备提供系统时钟
速度超过80 MHz和内部性能
超过150兆赫。除了常规的好处
高容量的可编程逻辑解决方案，斯巴达
系列FPGA还提供片上边沿触发的单端口
和双端口RAM ，时钟使能对所有的触发器，快速进位
逻辑，和许多其他功能。
斯巴达/ XL系列采用了非常成功的
XC4000架构，许多家庭的功能和
好处。技术的进步已经导出
从XC4000XLA进程的发展。
可配置逻辑块（CLB ）
的的CLB用于实现大部分的逻辑中的
FPGA 。主体CLB元素显示在simpli-
在田间框图
图2中。
有三种查找
表（ LUT ），其被用作逻辑函数发生器
两个触发器和两组信号操纵多路转换器。
也有通过提供一些更高级的功能
这将包括在该CLB
高级功能
说明，
第13页。
函数发生器
两个16× 1存储器的查找表（F -LUT和G- LUT）是
用于实现4输入函数发生器，每一个优惠 -
荷兰国际集团无限制的逻辑实现的任意布尔函数
化多达四个独立的输入信号（ F1至F4或G1
至G4 ） 。使用存储器查找表的传播延迟
是独立实现的功能。
第三个3输入函数发生器（ H- LUT ）可以实现
它的三个输入任何布尔函数。其中的两个输入端
通过可编程多路控制（见框"A"
图2）。
这些输入可以来自F- LUT或G -LUT
输出或从CLB输入。第三个输入总是
从CLB的输入。在CLB能，因此，实现CER的
高达9泰恩输入功能，如奇偶校验。该
3个LUT中的CLB也可以结合做任何arbi-
trarily定义的五个输入的布尔函数。
逻辑功能描述
斯巴达系列采用的是标准的FPGA结构
所示
图1 ，第2页。
在FPGA组成的阵列的
的可配置逻辑块（ CLB）是放置在一个矩阵
布线通道。的信号的输入和输出是
通过形成一组输入/输出块（ IOB的）实现
周围的CLB和布线通道的环。
CLB中提供了实现的功能元素
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
布线通道提供路径来互连
输入端和所述的CLB和IOB的输出。
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
www.xilinx.com
3
斯巴达和Spartan- XL FPGA系列数据手册
R
B
G- LUT
G4
G3
G2
G1
SR
H1
DIN
F4
F3
F2
F1
F4
逻辑
F3功能
的G
F2 F1-F4
F1
G4
逻辑
G3功能
的G
G1-G4
G2
G1
G
D
CK
EC
SR
Q
YQ
H- LUT
逻辑
功能
H
的H1
F-G-H1
F
SR
D
CK
EC
Q
XQ
Y
A
F- LUT
K
EC
多路控制
通过配置程序
X
DS060_02_0506 01
图2：
斯巴达/ XL简体CLB逻辑图（有些功能未画出）
一个CLB可以实现任何的功能如下：
最多四个变量的任何函数，加上任何第二
功能最多四个不相关的变量，以及任何第三
最多三个不相关的变量的函数
注意：
当产生了三个独立的功能，其中一个
该函数的输出必须在触发器内部被捕获
在CLB 。只有两个未注册的函数发生器输出
可从CLB 。
倒装FL OPS
每个CLB包含两个触发器，可以用来给寄存器
之三（店）的函数发生器输出。触发器和
函数发生器，也可以独立地使用（见
图2）。
CLB的输入DIN可以作为一个直接输入
到两个触发器。 H1还可以驾驶
通过H- LUT有轻微的额外延迟触发器。
这两个触发器具有共同的时钟（CK），时钟启用
（ EC）和置位/复位（ SR ）的投入。内部两个触发器都
还通过一个全局初始化信号（GSR ）来控制其
中详细描述了
全球信号： GSR和GTS ，
第20页。
五个变量，任何单一的功能
四个变量与一些任何共同发挥作用
六个变量的函数
多达九个变量的一些功能。
实现广泛的功能，在一个单一的块减少了
所需的块的数目和在信号中的延迟
路径，实现既增加了容量和速度。
在CLB函数发生器显着的多功能性
提高了系统的运行速度。此外，该设计软件
工具可与每个函数发生器的独立处理。
这种灵活性提高了电池的使用情况。
锁存器（只的Spartan- XL系列）
了Spartan- XL系列CLB存储元件，也可
配置为锁存器。两个锁存器具有共同的时钟
（ K）和时钟使能（ EC）的投入。在stor-功能
年龄元件中所描述
表2中。
4
www.xilinx.com
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
R
斯巴达和Spartan- XL FPGA系列数据手册
时钟输入
Q
SR
SR
D
Q
Q
D
Q
每个触发器可以被触发或者上升沿或下降沿
时钟边沿。 CLB的时钟线是由两个触发电路共享。
但是，时钟是单独可逆每个触发器
（见CK路径
图3）。
任何逆变器放置在时钟
在设计线路被自动吸收到CLB 。
时钟使能
时钟使能线（ EC）为高电平有效。欧共体线
由两个触发器在一CLB共享。如果其中一个是左断开
连接的，时钟启用该触发器默认为
活动状态。 EC是不是CLB内可逆的。时钟
使是同步的时钟，并且必须满足
建立和保持的定时为设备指定。
置位/复位
不在乎
上升沿（时钟不反相） 。
置位/复位线（ SR）是一种异步高电平有效CON-
控制的触发器。 SR可以被配置为设置或
复位在每个触发器。此配置选项确定
其中每个触发器开始工作后的状态
配置。它也确定一个GSR脉冲的效果
正常操作时，与一个脉冲的SR上的作用时
行的CLB的。在SR线是由两个触发电路共享。如果
SR中未指定为一个触发器的置位/复位该触发器
默认为不活动状态。 SR是不是在可逆
CLB 。
表2：
CLB存储元件的功能
模式
上电或
GSR
倒装佛罗里达州运
手术
CK
X
X
EC
X
X
1*
0
LATCH
手术
（的Spartan- XL ）
两
图例：
X
1
0
X
X
1*
1*
0
SR
X
1
0*
0*
0*
0*
0*
D
X
X
D
X
X
D
X
.
SR
0*
1*
设置或重置价值。重置为默认值。
输入为低电平或悬空（默认
值）
输入为高电平或悬空（默认
值）
CLB信号流量控制
SR
GND
GSR
SD
D
D
Q
Q
除了该H- LUT的输入控制多路转换器（图中
框的"A"
图2中，第4页）
有信号流量控制
多路转换器（在框"B"所示
图2）
其中选择
驱动该触发器的输入和组合的信号
CLB的输出（ X和Y） 。
各触发器输入从4从动： 1多路复用器，它
选择三者间的LUT输出和DIN为数据
源。
1多路转换器：每个组合输出是由2从动
其中两个LUT的输出之间进行选择。在X输出
可以从F -LUT或H -LUT ，从Y输出的驱动
G- LUT或H -LUT 。
控制信号的
多路控制
通过配置程序
DS060_03_041901
CK
RD
EC
VCC
图3：
CLB触发器功能框图
有对的输入4信号控制多路复用器
CLB 。这些多路复用器允许内部CLB控制显
的NAL （ H1 ， DIN ， SR ，和EC在
图2
和
图4）
要
从任何四总控制输入端（ C 1 -C 4的驱动
图4）
到CLB 。所有这些输入可以驱动任何
四个内部控制信号。
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
www.xilinx.com
5
0
R
斯巴达和Spartan-XL系列
现场可编程门阵列
0
0
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
系统级功能
- 可提供5V和3.3V版本
- 片上SelectRAM 存储器
- 完全符合PCI标准
- 程序验证全部回读功能
而内部节点可观测
- 专用高速进位逻辑
- 内部三态总线能力
- 全球八低偏移时钟或信号网络
- IEEE 1149.1兼容的边界扫描逻辑
- 低成本塑料封装中的所有可用的密度
- 共同封装尺寸的兼容性
通过强大的Xilinx开发系统完全支持
- 基础系列：集成，拆封
软件
- 联盟系列：PC和工作站数十名
支持的第三方开发系统
- 全自动映射，布局和布线
介绍
斯巴达
和Spartan-XL系列是一个高VOL-
UME生产的FPGA解决方案，提供所有关键
要求ASIC替代多达40,000门。
这些要求包括：高性能，片
RAM ，核心解决方案和价格，在高容量，
方法，并在许多情况下，等价于掩模亲
编程ASIC器件。
斯巴达系列是超过14年的结果
FPGA设计经验和反馈，从数千
客户。通过精简Spartan系列的功能集，
利用先进的工艺技术和重点
全面成本管理，斯巴达系列提供关键
由ASIC和其它大批量的逻辑所需的功能
用户同时避免初始投资成本，长期发展
周期和传统的ASIC的固有风险。不要过多的
棕褐色和Spartan -XL系列在Spartan系列有10
件，如图
表1中。
斯巴达和Spartan- XL特点
注：此数据中所述的Spartan系列器件
片包括5V Spartan系列和3.3V
的Spartan- XL系列。请参见单独的数据表为2.5V
的Spartan- II系列。
首先ASIC替代FPGA的高容量
生产与片上RAM
密度高达1862个逻辑单元或40,000个系统门
基于XC4000架构简化的功能集
超过80 MHz的系统性能
广泛的AllianceCore合作和的LogiCORE 的
提供预定义的解决方案
无限可重编程
低成本
其他的Spartan- XL特点
3.3V电源低功耗与5V宽容的I / O
掉电输入
更高的性能
快进位逻辑
更灵活的高速时钟网络
在配置逻辑块锁存功能
输入快速捕捉锁定
在输出可选多路或2路输入函数发生器
12毫安或24 mA输出驱动
5V和3.3V的PCI兼容
增强边界扫描
快速模式CON组fi guration
芯片级封装
马克斯。
总
数
无济于事。分布
触发器用户I / O RAM位
360
616
1,120
1,536
2,016
77
112
160
192
224
3,200
6,272
12,800
18,432
25,088
表1：
斯巴达和Spartan- XL现场可编程门阵列
逻辑
设备
XCS05和XCS05XL
XCS10和XCS10XL
XCS20和XCS20XL
XCS30和XCS30XL
XCS40和XCS40XL
细胞
238
466
950
1368
1862
最大
系统
门
5,000
10,000
20,000
30,000
40,000
典型
门范围
（逻辑和RAM ）
(1)
2,000-5,000
3,000-10,000
7,000-20,000
10,000-30,000
13,000-40,000
CLB
矩阵
10 x 10
14 x 14
20 x 20
24 x 24
28 x 28
总
个CLB
100
196
400
576
784
注意事项：
典型门范围1.最大值包括用作RAM中的CLB的20-30％。
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
1
斯巴达和Spartan-XL系列现场可编程门阵列
R
总体概述
Spartan系列FPGA是有规律的， flex-实施
可配置逻辑的IBLE ，可编程架构
块（CLB ） ，由一个强大的互联层次
多才多艺的布线资源（布线通道） ，并外加
通过可编程输入/输出外围四舍五入
模块（IOB ），如看到的
图1 。
他们有大手笔
布线资源，以适应最复杂的间
连接模式。
该设备通过加载配置数据定制
入内部静态存储器单元。重新编程possi-
竹叶提取的次数不受限制。存储在这些值
存储单元确定的逻辑功能及其内部
在FPGA中实现nections 。该FPGA既可以
积极从外部串行读取它的配置数据
PROM （主串行模式） ，或配置数据
被写入到FPGA中，从外部设备（从机
串行模式）。
Spartan系列FPGA可以被用在硬件必须
适应不同的用户应用程序。 FPGA是理想的
为了缩短设计和开发周期，并且还
提供用于生产速率具有成本效益的解决方案，以及
以后每月50000系统。
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
B-
扫描
OSC
IOB
IOB
IOB
CLB
IOB
布线通道
IOB
CLB
IOB
CLB
CLB
CLB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
CLB
IOB
CLB
CLB
CLB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
IOB
RDBK
开始
-UP
VersaRing布线通道
DS060_01_081100
图1：
FPGA基本框图
2
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
各电路块的功能中被定制
通过编程内部静态存储单元CON组fi guration 。
存储在这些存储单元中的值确定了
逻辑功能和互连的实现
FPGA 。
Spartan系列器件实现高性能，低成本
通过使用先进的体系结构的操作和
半导体技术。斯巴达和Spartan- XL
器件提供了系统时钟频率超过80 MHz和
内部性能超过150 MHz的。在对比
其它FPGA器件， Spartan系列提供了最
同时保持尖端的具有成本效益的解决方案， per-
性能。除了高（体积）的常规好处
UME可编程逻辑解决方案， Spartan系列FPGA
还提供片上边沿触发单端口和双端口
RAM ，时钟使能对所有的触发器，快速进位逻辑和
许多其他功能。
斯巴达/ XL系列采用了非常成功的
XC4000架构，许多家庭的功能和
好处。技术的进步已经导出
从XC4000XLA进程的发展。
可配置逻辑块（CLB ）
的的CLB用于实现大部分的逻辑中的
FPGA 。主体CLB元素显示在simpli-
在田间框图
图2中。
有三种查找
表（ LUT ），其被用作逻辑函数发生器
两个触发器和两组信号操纵多路转换器。
也有通过提供一些更高级的功能
这将包括在该CLB
高级功能
说明，
第13页。
函数发生器
两个16× 1存储器的查找表（F -LUT和G- LUT）是
用于实现4输入函数发生器，每一个优惠 -
荷兰国际集团无限制的逻辑实现的任意布尔函数
化多达四个独立的输入信号（ F1至F4或G1
至G4 ） 。使用存储器查找表的传播延迟
是独立实现的功能。
第三个3输入函数发生器（ H- LUT ）可以实现
它的三个输入任何布尔函数。其中的两个输入端
通过可编程多路控制（见框"A"
图2）。
这些输入可以来自F- LUT或G -LUT
输出或从CLB输入。第三个输入总是
从CLB的输入。在CLB能，因此，实现CER的
高达9泰恩输入功能，如奇偶校验。该
3个LUT中的CLB也可以结合做任何arbi-
trarily定义的五个输入的布尔函数。
逻辑功能描述
斯巴达系列采用的是标准的FPGA结构
所示
图1 ，第2页。
在FPGA组成的阵列的
的可配置逻辑块（ CLB）是放置在一个矩阵
布线通道。的信号的输入和输出是
通过形成一组输入/输出块（ IOB的）实现
周围的CLB和布线通道的环。
CLB中提供了实现的功能元素
该用户的逻辑。
IOB中提供的封装引脚接口
和内部信号线。
布线通道提供路径来互连
输入端和所述的CLB和IOB的输出。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
3
斯巴达和Spartan-XL系列现场可编程门阵列
R
B
G- LUT
G4
G3
G2
G1
SR
H1
DIN
F4
F3
F2
F1
F4
逻辑
F3功能
的G
F2 F1-F4
F1
G4
逻辑
G3功能
的G
G2 G1-G4
G1
G
D
CK
EC
SR
Q
YQ
H- LUT
逻辑
功能
H
的H1
F-G-H1
F
SR
D
CK
EC
Q
XQ
Y
A
F- LUT
K
EC
多路控制
通过配置程序
X
DS060_02_0506 01
图2：
斯巴达/ XL简体CLB逻辑图（有些功能未画出）
一个CLB可以实现任何的功能如下：
最多四个变量的任何函数，加上任何第二
功能最多四个不相关的变量，以及任何第三
最多三个不相关的变量的函数
注意：
当产生了三个独立的功能，其中一个
该函数的输出必须在触发器内部被捕获
在CLB 。只有两个未注册的函数发生器输出
可从CLB 。
倒装FL OPS
每个CLB包含两个触发器，可以用来给寄存器
之三（店）的函数发生器输出。触发器和
函数发生器，也可以独立地使用（见
图2）。
CLB的输入DIN可以作为一个直接输入
到两个触发器。 H1还可以驾驶
通过H- LUT有轻微的额外延迟触发器。
这两个触发器具有共同的时钟（CK），时钟启用
（ EC）和置位/复位（ SR ）的投入。内部两个触发器都
还通过一个全局初始化信号（GSR ）来控制其
中详细描述了
全球信号： GSR和GTS ，
第20页。
五个变量，任何单一的功能
四个变量与一些任何共同发挥作用
六个变量的函数
多达九个变量的一些功能。
实现广泛的功能，在一个单一的块减少了
所需的块的数目和在信号中的延迟
路径，实现既增加了容量和速度。
在CLB函数发生器显着的多功能性
提高了系统的运行速度。此外，该设计软件
工具可与每个函数发生器的独立处理。
这种灵活性提高了电池的使用情况。
锁存器（只的Spartan- XL ）
了Spartan- XL CLB存储元件也可被配置
被保险作为锁存器。两个锁存器具有共同的时钟（K）的
与时钟使能（ EC）的投入。存储功能
元件中所描述
表2中。
4
www.xilinx.com
1-800-255-7778
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
R
斯巴达和Spartan-XL系列现场可编程门阵列
时钟输入
Q
SR
SR
D
Q
Q
D
Q
每个触发器可以被触发或者上升沿或下降沿
时钟边沿。 CLB的时钟线是由两个触发电路共享。
但是，时钟是单独可逆每个触发器
（见CK路径
图3）。
任何逆变器放置在时钟
在设计线路被自动吸收到CLB 。
时钟使能
时钟使能线（ EC）为高电平有效。欧共体线
由两个触发器在一CLB共享。如果其中一个是左断开
连接的，时钟启用该触发器默认为
活动状态。 EC是不是CLB内可逆的。时钟
使是同步的时钟，并且必须满足
建立和保持的定时为设备指定。
置位/复位
不在乎
上升沿（时钟不反相） 。
置位/复位线（ SR）是一种异步高电平有效CON-
控制的触发器。 SR可以被配置为设置或
复位在每个触发器。此配置选项确定
其中每个触发器开始工作后的状态
配置。它也确定一个GSR脉冲的效果
正常操作时，与一个脉冲的SR上的作用时
行的CLB的。在SR线是由两个触发电路共享。如果
SR中未指定为一个触发器的置位/复位该触发器
默认为不活动状态。 SR是不是在可逆
CLB 。
表2：
CLB存储元件的功能
模式
上电或
GSR
倒装佛罗里达州运
手术
CK
X
X
EC
X
X
1*
0
LATCH
手术
（的Spartan- XL ）
两
图例：
X
1
0
X
X
1*
1*
0
SR
X
1
0*
0*
0*
0*
0*
D
X
X
D
X
X
D
X
.
SR
0*
1*
设置或重置价值。重置为默认值。
输入为低电平或悬空（默认
值）
输入为高电平或悬空（默认
值）
CLB信号流量控制
SR
GND
GSR
SD
D
D
Q
Q
除了该H- LUT的输入控制多路转换器（图中
框的"A"
图2中，第4页）
有信号流量控制
多路转换器（在框"B"所示
图2）
其中选择
驱动该触发器的输入和组合的信号
CLB的输出（ X和Y） 。
各触发器输入从4从动： 1多路复用器，它
选择三者间的LUT输出和DIN为数据
源。
1多路转换器：每个组合输出是由2从动
其中两个LUT的输出之间进行选择。在X输出
可以从F -LUT或H -LUT ，从Y输出的驱动
G- LUT或H -LUT 。
控制信号的
多路控制
通过配置程序
DS060_03_041901
CK
RD
EC
VCC
图3：
CLB触发器功能框图
有对的输入4信号控制多路复用器
CLB 。这些多路复用器允许内部CLB控制显
的NAL （ H1 ， DIN ， SR ，和EC在
图2
和
图4）
要
从任何四总控制输入端（ C 1 -C 4的驱动
图4）
到CLB 。所有这些输入可以驱动任何
四个内部控制信号。
DS060 （ V1.6 ） 2001年9月19日
产品speci fi cation
www.xilinx.com
1-800-255-7778
5
QQ：800888908 复制
