0
R
XCR3064XL 64宏单元CPLD
0
14
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
特点
低功率3.3V 64宏单元CPLD
5.5 ns的引脚对引脚的逻辑延迟
系统频率高达192 MHz的
64宏单元1500可用门
可在小型封装
- 44引脚VQFP （ 36个用户I / O引脚）
- 48球BGA CS （ 40个用户I / O引脚）
- 56焊球BGA CP （ 48个用户I / O引脚）
- 100引脚VQFP （ 68个用户I / O引脚）
优化3.3V系统
- 超低功耗运行
- 17的典型待机电流
μA
在25℃下
- 5V容限I / O引脚3.3V内核电源
-
-
-
先进的0.35微米五层金属EEPROM
过程
描述
了CoolRunner XPLA3 XCR3064XL设备是3.3V ，
64宏单元CPLD针对功率敏感的设计
这需要领先的可编程逻辑解决方案。一
共有四个功能块提供1500可用门。
引脚至引脚的传播延迟是一样快5.5 ns时
192 MHz的最大系统频率。
TotalCMOS设计技术快速
零功率
的CoolRunner XPLA3 CPLD提供一个TotalCMOS的解决方案，
无论是在工艺技术和设计技术。赛灵思
采用CMOS门电路的级联来实现其总和
产品，而不是传统意义上的放大器的方法。
此CMOS门电路实现允许赛灵思提供
CPLD器件是高性能和低功耗，
打破这一具有低功耗的模式，你必须
具有低的性能。请参阅
图1
和
表1
展示 -
荷兰国际集团的我
CC
与我们XCR3064XL TotalCMOS频率
采取具有四个可复位的上/下， 16位的CPLD （数据
柜台在3.3V ， 25 ° C） 。
45
40
35
典型的我
CC
（MA ）
快速零功率CMOS设计技术
3.3V PCI电气规格兼容
对任何输入输出（无内部钳位二极管或
I / O，没有最低时钟输入电容）
先进的系统功能
- 在系统编程
- 输入寄存器
- 可预测的时序模型
- 最多每个功能块23可用的时钟
- 在设计变更优秀销固定
-
-
完整的IEEE标准1149.1边界扫描（ JTAG ）
四个全局时钟
30
25
20
15
10
5
0
0
20
40
60
80
100 120 140 160 180
- 每个功能块八乘积项控制项
快速ISP编程时间
端口使能引脚的JTAG ISP引脚的双重功能
2.7V至在工业温度3.6V电源电压
范围
每个宏单元可编程转换速率控制
安全位可以防止未经授权的访问
请参阅XPLA3系列数据表（ DS012 ）的
体系结构描述
频率（MHz）
DS017_01_062502
图1：
I
CC
在主场迎战V频率
CC
= 3.3V ，25°C
表1：
I
CC
与频率的关系
(V
CC
= 3.3V ， 25 ° C）
频率
（兆赫）
典型的我
CC
（MA ）
0
0.017
1
0.24
5
1.09
10
2.15
20
4.28
40
8.50
60
12.85
80
16.80
100
120
140
160
180
20.80 25.72 29.89 33.53 36.27
2000-2008 Xilinx公司所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
www.xilinx.com
1
XCR3064XL 64宏单元CPLD
R
DC电气特性在推荐工作条件
符号
V
OH(2)
参数
(1)
输出高电压
测试条件
V
CC
= 3.0V至3.6V ，我
OH
= -8毫安
V
CC
= 2.7V至3.0V ，我
OH
= -8毫安
I
OH
= –500
μA
V
OL
I
IL(4)
I
IH(4)
I
CCSB(8)
I
CC
低输出电压为3.3V的输出
输入漏电流
I / O高阻泄漏电流
待机电流
动态电流
(5,6)
I
OL
= 8毫安
V
IN
= GND或V
CC
至5.5V
V
IN
= GND或V
CC
至5.5V
V
CC
= 3.6V
F = 1 MHz的
F = 50MHz的
C
IN
C
CLK
C
I / O
输入引脚电容
(7)
时钟输入电容
(7)
I / O引脚的电容
(7)
F = 1 MHz的
F = 1 MHz的
F = 1 MHz的
典型
-
-
-
-
-
-
24.5
-
-
-
-
-
分钟。
2.4
2.0
90%
V
CC(3)
-
–10
–10
-
-
-
-
-
-
马克斯。
-
-
-
0.4
10
10
100
0.75
15
8
12
10
单位
V
V
V
V
μA
μA
μA
mA
mA
pF
pF
pF
注意事项：
1.见的CoolRunner XPLA3系列数据表（
DS012
）对推荐的工作条件。
2.见
图2
为XPLA3系列的输出驱动特性。
3.此参数通过设计和特性保证，而不是测试。
4.典型的漏电流小于1
μA.
5.请参阅
表1
和
图1
为典型值。
6.用16位测量该参数，可复位递增/递减计数器加载到每个功能块中，与所有输出禁用和
卸载。输入连接到V
CC
或地面。此参数通过设计和特性保证，未经测试。
7.典型值，未经测试。
在70℃下8.典型值。
100
90
80
70
60
I
OL
(3.3V)
mA
50
40
30
20
10
0
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
I
OH
(2.7V)
I
OH
(3.3V)
伏
DS012_10_031802
图2：
典型的I / V曲线的的CoolRunner XPLA3系列，25°C
2
www.xilinx.com
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
R
XCR3064XL 64宏单元CPLD
AC电气特性在推荐工作条件
-6
符号
T
PD1
T
PD2
T
CO
T
SUF
T
SU1(4)
T
SU2
T
H(4)
T
WLH(4)
T
PLH(4)
T
APRPW
T
R(4)
T
L(4)
f
SYSTEM(4)
T
CONFIG(4)
T
INIT(4)
T
POE(4)
T
POD(4)
T
PCO(4)
T
PAO(4)
参数
(1,2)
传播延迟时间（单P -项）
传播延迟时间（或数组）
(3)
时钟输出（全球同步引脚的时钟）
建立时间（快速输入寄存器）
建立时间（单P -项）
建立时间（或数组）
保持时间
全局时钟脉冲宽度（高或低）
P-术语时钟脉冲宽度
异步预置/复位脉冲宽度（高或低）
输入上升时间
输入下降时间
最大系统频率
配置时间
(5)
ISP初始化时间
P-长期OE输出使能
P-长期OE为输出禁用
(6)
P-长期时钟输出
P-术语置位/复位到输出有效
分钟。
-
-
-
2.5
3.5
4.0
0
2.5
4.0
4.0
-
-
-
-
-
-
-
-
-
马克斯。
5.5
6.0
4.0
-
-
-
-
-
-
-
20
20
192
60
60
7.5
7.5
7.0
8.0
分钟。
-
-
-
2.5
4.3
4.8
0
3.0
5.0
5.0
-
-
-
-
-
-
-
-
-
-7
马克斯。
7.0
7.5
5.0
-
-
-
-
-
-
-
20
20
119
60
60
9.3
9.3
8.3
9.3
分钟。
-
-
-
3.0
5.4
6.3
0
4.0
6.0
6.0
-
-
-
-
-
-
-
-
-
-10
马克斯。
9.1
10.0
6.5
-
-
-
-
-
-
-
20
20
95
60
60
11.2
11.2
10.7
11.2
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
μs
μs
ns
ns
ns
ns
注意事项：
1.规格测量一个输出开关。
2.见的CoolRunner XPLA3系列数据表（
DS012
）对推荐的工作条件。
3.请参阅
图4
为降额。
4.这些参数由设计和/或特性保证，而不是测试。
在配置过程中5.典型电流消耗为6毫安3.6V 。
6.输出C
L
= 5 pF的。
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
www.xilinx.com
3
XCR3064XL 64宏单元CPLD
R
内部时序参数
-6
符号
缓冲延迟
T
IN
T
鳍
T
GCK
T
OUT
T
EN
输入缓冲延迟
快速输入缓冲延迟
全局时钟缓冲器延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
-
-
-
-
-
1.3
2.3
0.8
2.2
4.2
-
-
-
-
-
1.6
3.0
1.0
2.7
5.0
-
-
-
-
-
2.2
3.1
1.3
3.6
5.7
ns
ns
ns
ns
ns
参数
(1,
2)
分钟。
马克斯。
分钟。
-7
马克斯。
分钟。
-10
马克斯。
单位
内部寄存器和组合延误
T
LDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
PTCK
T
LOGI1
T
LOGI2
透明锁存器延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出延迟
注册异步。 S / R ，以输出延迟
注册异步。恢复
产品长期时钟延迟
内部逻辑延时（单P -项）
内部逻辑延时（ PLA或任期）
-
1.0
0.3
2.0
3.0
-
-
-
-
-
-
1.3
-
-
-
-
1.0
2.5
4.0
2.5
2.0
2.5
-
1.0
0.5
2.5
4.5
-
-
-
-
-
-
1.6
-
-
-
-
1.3
2.3
5.0
2.7
2.7
3.2
-
1.2
0.7
3.0
5.5
-
-
-
-
-
-
2.0
-
-
-
-
1.6
2.1
6.0
3.3
3.3
4.2
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
反馈延迟
T
F
ZIA延迟
-
0.7
-
2.9
-
3.5
ns
时间加法器
T
LOGI3
T
UDA
T
SLEW
折返NAND延迟
通用延时
压摆率限制延迟
-
-
-
2.0
1.5
4.0
-
-
-
2.5
2.0
5.0
-
-
-
3.0
2.5
6.0
ns
ns
ns
注意事项：
1，这些参数由设计和/或特性保证，而不是测试。
2.见的CoolRunner XPLA3系列数据表（
DS012
）的时序模型。
4
www.xilinx.com
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
R
XCR3064XL 64宏单元CPLD
开关特性
VCC
S1
部件
R1
R2
C1
V
OUT
R2
C1
值
390Ω
390Ω
35 pF的
R1
V
IN
测量
T
POE （高）
T
POE （低）
T
P
S1
开放
关闭
关闭
S2
关闭
开放
关闭
S2
注意：
对于T
荚
， C1 = 5 pF的。延迟测量
V的输出电平
OL
+ 300毫伏，V
OH
- 300毫伏。
DS017_03_102401
图3：
AC负载电路
5.6
5.5
5.4
5.3
+3.0V
90%
10%
0V
（纳秒）
5.2
5.1
5.0
4.9
4.8
4.7
4.6
1
2
4
8
16
T
R
1.5纳秒
T
L
1.5纳秒
测量：
所有的电路延迟在的+ 1.5V电平测量
输入和输出，除非另有规定。
DS017_05_042800
对相邻的输出开关数量
3.3V ，25°C
DS017_04_062502
图5：
电压波形
图4：
降额曲线对于T
PD2
， 3.3V ，25°C
DS017 （ V2.4 ） 2008年9月15日
产品speci fi cation
www.xilinx.com
5
0
R
XCR3064XL 64宏单元CPLD
0
14
DS017 （ V1.6 ） 2002年1月8日
产品speci fi cation
特点
功耗最低的64宏单元CPLD
6.0 ns的引脚对引脚的逻辑延迟
系统频率高达145 MHz的
64宏单元1500可用门
可在小型封装
-
-
-
-
-
-
-
-
-
44引脚PLCC （ 36个用户I / O引脚）
44引脚VQFP （ 36个用户I / O引脚）
48球BGA CS （ 40个用户I / O引脚）
56焊球BGA CP （ 48个用户I / O引脚）
100引脚VQFP （ 68个用户I / O引脚）
超低功耗运行
5V容限I / O引脚3.3V内核电源
先进的0.35微米五层金属EEPROM
过程
快速零功率 （ FZP ） CMOS设计
技术
在系统编程
可预测的时序模型
每个功能块高达23可用的时钟
在更改设计优良的销固定
完整的IEEE标准1149.1边界扫描（ JTAG ）
四个全局时钟
每个功能块八乘积项控制项
描述
该XCR3064XL是针对一个3.3V ， 64个宏单元CPLD
需要前沿编程功率敏感的设计
的可编程逻辑解决方案。共有4个功能块提供
1500可用门。引脚至引脚传输延时
6.0纳秒为145 MHz的最大系统频率。
TotalCMOS设计技术快速
零功率
Xilinx提供了TotalCMOS CPLD ，无论是在工艺技
学和设计技术。赛灵思采用的级联
CMOS门电路来实现产品的总和，而不是
传统意义上的放大器的方法。此CMOS门imple-
心理状态使赛灵思能够提供的CPLD是兼具高
高性能和低功耗，打破了范例，来
具有低功耗，必须具有低的表现。请参阅
图1
和
表1
显示我
CC
与频率我们
XCR3064XL TotalCMOS CPLD （采取四个数据
可复位的上/下， 16位计数器在3.3V ， 25 ° C） 。
35.0
30.0
优化3.3V系统
先进的系统功能
-
-
-
-
-
-
-
-
输入寄存器
典型的我
CC
（MA ）
25.0
20.0
15.0
10.0
5.0
0.0
0
20
40
60
80
100
120
140
快速ISP编程时间
端口使能引脚的JTAG ISP引脚的双重功能
2.7V至在工业温度3.6V电源电压
范围
每个宏单元可编程转换速率控制
安全位可以防止未经授权的访问
请参阅XPLA3系列数据表（ DS012 ）的
体系结构描述
频率（MHz）
DS017_01_102401
图1：
I
CC
在主场迎战V频率
CC
= 3.3V ，25°C
表1：
I
CC
与频率的关系
(V
CC
= 3.3V ， 25 ° C）
频率（MHz）
典型的我
CC
（MA ）
0
0
1
0.2
5
1.0
10
2.0
20
3.9
40
7.6
60
11.3
80
14.8
100
18.5
120
22.1
140
25.6
2002 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS017 （ V1.6 ） 2002年1月8日
产品speci fi cation
www.xilinx.com
1-800-255-7778
1
XCR3064XL 64宏单元CPLD
R
DC电气特性在推荐工作条件
(1)
符号
V
OH(2)
V
OL
I
IL
I
IH
I
CCSB
I
CC
参数
输出高电压
低输出电压为3.3V的输出
输入漏电流
I / O高阻泄漏电流
待机电流
动态电流
(3,4)
测试条件
I
OH
= -8毫安
I
OL
= 8毫安
V
IN
= GND或V
CC
V
IN
= GND或V
CC
V
CC
= 3.6V
F = 1 MHz的
F = 50MHz的
C
IN
C
CLK
C
I / O
输入引脚电容
(5)
时钟输入电容
(5)
I / O引脚的电容
(5)
F = 1 MHz的
F = 1 MHz的
F = 1 MHz的
分钟。
2.4
-
–10
–10
-
-
-
-
-
-
马克斯。
-
0.4
10
10
100
0.5
15
8
12
10
单位
V
V
A
A
A
mA
mA
pF
pF
pF
注意事项：
1.见XPLA3系列数据表（
DS012
）对推荐的工作条件。
2.见
图2
为XPLA3系列的输出驱动特性。
3.请参阅
表1，图1
为典型值。
4.具有16位测量该参数，可复位递增/递减计数器加载到每个功能块中，与所有输出禁用和
卸载。输入连接到V
CC
或地面。此参数通过设计和特性保证，未经测试。
5.典型值，未经测试。
100
90
80
70
60
I
OL
(3.3V)
mA
50
40
30
20
10
0
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
I
OH
(2.7V)
I
OH
(3.3V)
伏
DS012_10_041901
图2：
典型的I / V曲线的XPLA3系列
2
www.xilinx.com
1-800-255-7778
DS017 （ V1.6 ） 2002年1月8日
产品speci fi cation
QQ：2880707522 复制
