35
R
Platform Flash在系统可编程
配置PROM
产品speci fi cation
DS123 （ v2.17 ） 2009年10月26日
特点
在系统可编程PROM中的配置
赛灵思的FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源电压（V
CCJ
)
I / O引脚兼容电压等级从
1.8V至3.3V
设计支持使用赛灵思ISE联盟
FOUNDATION软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
串行FPGA配置接口
可在小尺寸的VO20和VOG20
套餐
1.8V电源电压
串行或并行FPGA配置接口
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在
为132 Mb的密度，这些PROM中提供一种易于使用，
具有成本效益的，以及用于存储大量的可重复编程方法
赛灵思FPGA配置比特流。该平台的Flash
PROM系列既包括3.3V XCFxxS PROM和
在1.8V XCFxxP PROM 。该XCFxxS版本包括
4兆， 2兆，并且支持主串1兆的PROM
并从串行FPGA配置模式（图
1,
第2页） 。
该XCFxxP版本包括32 MB ， 16 MB和
表1：
平台上的Flash PROM特点
设备
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
密度V
CCINT
V
CCO
范围
（兆）
(V)
(V)
1
2
4
8
16
32
3.3
3.3
3.3
1.8
1.8
1.8
1.8 – 3.3
1.8 – 3.3
1.8 – 3.3
1.8 – 3.3
1.8 – 3.3
1.8 – 3.3
V
CCJ
范围
(V)
2.5 – 3.3
2.5 – 3.3
2.5 – 3.3
2.5 – 3.3
2.5 – 3.3
2.5 – 3.3
套餐
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
(1)
支持主串，从串8兆的PROM ，
主动SelectMAP和从动SelectMAP FPGA
配置模式（图
2 ，第2页） 。
当从一个稳定的外部时钟驱动，逍遥能
输出数据速率高达33 MHz的。请参阅
"AC电
特点， "第16页
时序方面的考虑。
的平台闪存PROM家人摘要
并且支持的功能显示在
表1中。
程序在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
注意事项：
1. XCF08P支持，需要跟其它XCFxxP PROM级联存储设计修改。看
"Design Revisioning ， "第8页
了解详细信息。
版权所有2003-2009 Xilinx公司XILINX ， Xilinx标，的Virtex ，斯巴达， ISE和其他指定的品牌包括本文是赛灵思在美国商标和
其他国家。所有其他商标均为其各自所有者的财产。
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
X -参考目标 - 图1
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
X -参考目标 - 图2FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
DS123_19_031908
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目，完成
配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelectMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
指令序列。 iMPACT软件能同时输出
串行矢量格式（ SVF ）文件的任何工具的使用
接受SVF格式，其中包括自动测试设备。
在系统内编程，首席执行官输出驱动
高。其它所有输出处于高阻抗状态，保持或
期间，在系统编程的钳位电平举行。所有
期间，在系统非JTAG输入引脚被忽略
编程，包括CLK ， CE ， CF ， OE / RESET ，忙，
EN_EXT_SEL和REV_SEL [1：0 ] 。在系统编程
整个推荐的工作完全支持
电压和温度范围。
嵌入式，在系统编程的参考设计，
例如
XAPP058,
赛灵思在系统编程使用
嵌入式微控制器，
可从赛灵思网站
页面
PROM编程和数据存储应用
注。
SEE
UG161,
平台闪存PROM用户指南，
为
使用设计了先进的最新方法
Revisioning在平台的Flash XCFxxP PROM的功能。
SEE
UG161,
平台闪存PROM用户指南，
有关详细
对PROM对FPGA配置的硬件指南
连接，软件的使用，赛灵思的参考名单
FPGA，以及用于各个兼容平台的Flash
PROM中。
表2
列出了平台的Flash PROM和其
能力。
表2：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
1,048,576
2,097,152
4,194,304
平台
闪存PROM
XCF08P
XCF16P
XCF32P
CON组fi guration
位
8,388,608
16,777,216
33,554,432
程序设计
该平台闪存PROM是可重新编程的NOR闪存
设备（参见
"Quality和可靠性特性， "
第14页
该编程/擦除规范）。
重新编程需要擦除之后是程序
操作。后推荐奇偶校验工作
程序操作，以验证数据的正确传输
从编程源到平台闪存PROM 。
几种编程解决方案可供选择。
OE /复位
1/2/4兆XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
外部编程
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
X -参考目标 - 图3
在传统的制造环境中，第三方
器件编程器可以编程平台闪存PROM中
与PROM的是之前的初始内存映像
组装到电路板。联系首选的第三方
编程器供应商平台闪存PROM支持
信息。第三方编程示例列表
同平台的Flash PROM支持供应商可在
赛灵思网站页面
第三方编程设备
支持。
SEE
UG161,
平台闪存PROM用户指南，
对于需要程序员的PROM数据文件格式。
预编程的PROM可组装到板
使用典型的焊接工艺指南
UG112,
器件封装用户指南。
预编程的PROM的
内存映像可电路板组装后使用更新
一个在系统编程解决方案。
V
CC
GND
可靠性和耐用性
(b)
DS123_33_031908
(a)
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
在系统编程提供了快速，高效的设计
迭代和消除不必要的包装处理或
套接装置。编程数据序列是
交付使用或者赛灵思的iMPACT软件的设备
和赛灵思下载电缆，第三方JTAG
开发系统，一个JTAG兼容的电路板测试仪，或
简单的微处理器接口，模拟了JTAG
赛灵思在系统可编程产品提供
20000保证耐力水平系统
节目擦除周期和20的最小数据保持
年。每个器件满足所有的功能，性能和
在此忍耐极限数据保存规范。
SEE
UG116,
赛灵思器件可靠性报告
器件
质量，可靠性和处理节点的信息。
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是
编程以防止意外的写入通过JTAG 。
表3
和
表4
显示可用的安全设置
在XCFxxS PROM和XCFxxP PROM ，分别。
写保护
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改或PROM选项
设置。写保护功能有助于防止无意
从写入修改的区域保护JTAG指令
的面积和通过锁定擦除指令。将写
保护设置可以通过擦除受保护的被清除
区。然而， XSC_UNLOCK指令必须先
颁发给XCFxxP PROM解锁ISC_ERASE
指令。参考XCFxxP PROM BSDL文件的
XSC_UNLOCK和ISC_ERASE说明。
注意！
iMPACT软件中总是发出
XSC_UNLOCK上执行擦除操作时，
XCFxxP PROM中，因此，总是解锁所述写
保护。
读保护
读保护安全位可以由用户来设定
防止内部编程模式被读取或
通过JTAG复制。读保护并不妨碍写
操作。对于XCFxxS PROM ，读保护
安全位被置为整个设备，并重新读
保护安全位需要擦除整个设备。为
在XCFxxP PROM的读保护安全位可设置
对于个性化的设计修改，并重新读
保护位要求删除特定的设计修改。
表3：
XCFxxS设备数据安全选项
读保护
复位（默认）
SET
读取/验证
抑制
节目
抑制
抹去
抑制
表4：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
写保护
复位（默认）
SET
复位（默认）
SET
读取/验证
抑制
抑制方案
擦除抑制的
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是与IEEE兼容
1149.1边界扫描标准和IEEE 1532 IN-
系统配置标准。测试访问端口（TAP ）和
提供寄存器，支持所有需要的边界扫描
指令，以及许多的可选指令
由IEEE标准规定。 1149.1 。另外， JTAG接口
用于实现在系统编程（ ISP） ，以方便
上的结构中，擦除和验证操作
平台闪存PROM设备。
表5
列出了所需的和
在支持可选的边界扫描指令
平台上的Flash PROM中。指的是IEEE标准。 1149.1
规范边界扫描的完整说明
体系结构和所要求的和可选的指示。
注意！
该XCFxxP JTAG TAP停顿状态不完全
符合JTAG 1149.1规范。如果临时
一个JTAG移位操作的暂停要求，则停止
JTAG TCK时钟和保持JTAG内JTAG TAP
按住Shift -IR或Shift- DR TAP状态。不要过渡的XCFxxP
通过JTAG暂停IR或暂停-DR TAP状态JTAG TAP
暂时暂停JTAG移位操作。
表5：
平台上的Flash PROM边界扫描指令
边界扫描命令
需要说明
绕行
采样/预
EXTEST
选购指导
钳
高阻
IDCODE
USERCODE
FA
FC
FE
FD
00FA
00FC
00FE
00FD
使边界扫描钳位操作
置于高阻抗状态，所有输出同时进行
使转移出来的32位IDCODE
使转移出来的32位USERCODE
通过脉冲CF引脚为低电平，一旦启动FPGA配置。
（对于XCFxxP此命令也复位选择
根据任一外部REV_SEL设计修改[ 1：0]
销或在内部设计修改选择位）。
(1)
FF
01
00
FFFF
0001
0000
启用旁路
使边界扫描SAMPLE / PRELOAD操作
使边界扫描EXTEST操作
XCFxxS IR [ 7：0]
（十六进制）
XCFxxP IR [ 15：0]
（十六进制）
指令说明
平台闪存PROM具体说明
CONFIG
EE
00EE
注意事项：
1.
欲了解更多信息，请参阅
"Initiating FPGA配置， "第10页。
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
XCFxxP指令寄存器（ 16位宽）
指令寄存器（ IR）的XCFxxP PROM是16
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
表7中，第6页。
该指令捕捉模式移出XCFxxP的
装置包括IR [ 15：0] 。红外光谱[15： 9]是保留位，并且设置
至逻辑0。该控制器错误字段，红外[ 8:7 ] ，包含一个
10
当一个
ISC操作是成功的;否则
01
当一个系统内
配置（ ISC）操作失败。在擦除/编程
（ ER / PROG ）出错领域， IR [ 6 ： 5 ] ，包含
10
当擦除
或编程操作是成功的;否则
01
当一个
擦除或编程操作失败。在擦除/编程
（ER / PROG ）状态字段，红外光谱[4]，包含逻辑0时的
设备正忙于执行一个擦除或编程操作;
否则，它包含了一个逻辑1. ISC状态字段， IR [ 3 ]
包含逻辑1 ，如果该设备是目前在系统内
配置（ ISC ）模式;否则，它包含逻辑0。
DONE字段，IR [2]，包含如果采样设计逻辑1
修订已经成功编程;否则，逻辑
0表示不完全编程。剩余位
IR [ 1：0]被设定为
01
由IEEE标准所定义的。 1149.1 。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
表6中，第6页。
该指令捕捉模式移出XCFxxS的
装置包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置
至逻辑0。该控制器状态字段，红外[4]，包含逻辑1，如果
该设备是目前在系统配置（ ISC ）
模式;否则，它包含逻辑0的安全字段，
IR [3]，包含逻辑1，如果该设备已经被编程
在安全选项打开的情况;否则，它包含
逻辑0。 IR [2]是未使用的，并且被设置为'0'。剩余位
红外光谱[1：0 ]被设置为'01'由IEEE标准所定义的。 1149.1 。
DS123 （ v2.17 ） 2009年10月26日
产品speci fi cation
www.xilinx.com
5
R
4
2
Platform Flash在系统可编程
配置PROM
初步产品规格
DS123 （ V2.6 ） 2005年3月14日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
- 3.3V的电源电压
- 串行FPGA配置接口（最多33兆赫）
- 可在小尺寸VO20和VOG20
包。
XCF08P/XCF16P/XCF32P
- 1.8V的电源电压
- 串行或并行FPGA配置界面
（高达33 MHz）的
- 可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
- 修改设计技术使存储和
访问多个设计修订的
CON组fi guration
- 内置数据解压缩与赛灵思兼容
先进的压缩技术
表1：
平台上的Flash PROM特点
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
JTAG ISP
程序设计
串行并行
配置。配置。
设计
Revisioning
压缩
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V - 3.3V
1.8V - 3.3V
1.8V - 3.3V
1.5V - 3.3V
1.5V - 3.3V
1.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
描述
赛灵思推出平台的Flash系列系统的亲
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
支持主串行和从串行FPGA配置
模式（图
1).
该XCFxxP版本包括32 - Mbit的，
支持主串16兆位，和8兆比特的PROM ，
从串行，主动SelectMAP和从动SelectMAP
FPGA配置模式（图
2).
的总结
平台闪存PROM的家庭成员，并支持为特色的
Tures的示于
表1中。
2005 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
CLKOUT
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
OSC
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
解压缩器
CF
REV_SEL [1 ：0]的
ds123_19_050604
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目来完成config-
uration 。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也支持
端口主动SelectMAP和从动SelectMAP （或从
水货） FPGA配置模式。当FPGA是在
主SelectMAP模式下，FPGA生成的配置
化时钟驱动PROM 。当FPGA在从动
SelectMAP模式，无论是外部振荡器产生
配置时钟驱动PROM和
的FPGA ，或任选地，所述XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持使用压缩PROM文件和设计修订版
sioning允许多个设计修改被存储在一个
单PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持靶子时需要较大的配置文件
荷兰国际集团更大的FPGA器件或针对多个FPGA菊花
链接在一起。当使用的高级功能
在XCFxxP平台的Flash PROM等设计修订版
sioning ，其编程跨度级联PROM文件
设备只能用于包含级联链被创建
只有XCFxxP PROM中。如果高级XCFxxP特征是
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC2V250
XC2V500
XC2V1000
XC2V1500
XC2V2000
XC2V3000
XC2V4000
XC2V6000
4,765,185
7,819,520
12,259,328
17,717,248
23,290,624
30,711,296
40,346,624
48,722,432
4,765,184
7,242,240
13,550,336
21,002,496
33,065,024
47,856,512
9,147,264
13,669,904
22,744,832
8,214,560
26,098,976
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
360,096
635,296
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF16P
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
XCF16P
XCF16P
XCF32P
XCF08P
XCF32P
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
XCF01S
XCF01S
XC2V8000
未使能，则级联链可包括两个
XCFxxP和XCFxxS PROM中。
该平台的Flash PROM的与所有的兼容
现有的FPGA器件系列。赛灵思的参考列表
FPGA和相应的兼容平台的Flash
PROM中给出了
表2中。
Platform Flash PROM的名单
和其能力是由于在
表3中。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
的Virtex- 4 LX
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
CON组fi guration
流
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
581,344
1,352,192
2,267,136
3,832,320
5,957,760
平台的Flash
舞会
(1)
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
CON组fi guration
流
平台的Flash
舞会
(1)
的Virtex -E
XCV50E
XCV100E
XCV200E
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
的Virtex- 4 FX
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
VIRTEX
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
的Virtex- 4 SX
XC4VSX25
XC4VSX35
XC4VSX55
的Virtex - II Pro X中
XC2VPX20
XC2VPX70
的Virtex -II Pro的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
Spartan-3E
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
Spartan-3L
XC3S1000L
XC3S1500L
XC3S5000L
3,223,488
5,214,784
13,271,936
XCF04S
XCF08P
XCF16P
的Virtex-II
(3)
XC2V40
XC2V80
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
编程数据序列被输送到装置
无论是采用Xilinx公司的iMPACT软件和赛灵思下载
电缆，一个第三方的JTAG开发系统，一
JTAG兼容板测试仪，或一个简单的微处理器
接口仿真JTAG指令序列。该
iMPACT软件能同时输出串行矢量格式（ SVF ）
文件与任何工具的使用接受SVF格式，包括
自动测试设备。在系统内编程，
首席执行官输出驱动为高电平。所有其他输出都在举行
高阻抗状态，或在在钳位电平举行
在系统编程。在系统编程是完全
横跨推荐的工作电压支撑并
温度范围。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
Spartan-3
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
XCF01S
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
CON组fi guration
流
平台的Flash
舞会
(1)
的Spartan- IIE
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
V
CC
GND
的Spartan- II
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
注意事项：
1.如果设计修订或其他高级功能的支持是必需的，
该XCFxxP可以用作替代的XCF01S ， XCF02S ，
或XCF04S 。
2.假设使用的压缩。
3.最大可能的Virtex-II比特流大小来指定。请参阅
在bitgen选择了Virtex- II用户指南的信息，这
影响比特流的大小。
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
表3：
平台上的Flash PROM容量
平台
闪存PROM
CON组fi guration
位
平台的Flash
舞会
CON组fi guration
位
XCF01S
XCF02S
XCF04S
1,048,576
2,097,152
4,194,304
XCF08P
XCF16P
XCF32P
8,388,608
16,777,216
33,554,432
可靠性和耐用性
赛灵思在系统可编程产品提供了瓜拉尼
20000开球耐力水平在系统编程/擦除
周期和20年的最小数据保持力。每
器件满足所有的功能，性能和数据保留
在此忍耐极限规格。
程序设计
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
在系统编程
提供快速，高效的设计迭代和消除
不必要的包裹处理和管座。该
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是亲
4
www.xilinx.com
R
Platform Flash在系统可编程配置PROM
编程，以防止意外的写入通过JTAG 。
表4
和
表5
显示可用的安全设置
XCFxxS PROM和XCFxxP PROM ，分别。
写保护
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改，以防止inad-
vertent擦除或编程操作。一旦设定，写
保护安全位为个人设计的版本必须是
复位（使用UNLOCK命令后面
ISC_ERASE命令），擦除或写入操作之前，
灰可以被执行。
表4：
XCFxxS设备数据安全选项
读保护
复位（默认）
SET
√
读取/验证
抑制
节目
抑制
抹去
抑制
读保护
读保护安全位可以由用户设置为预
被读取发泄内部编程模式或
通过JTAG复制。读保护并不妨碍写
操作。对于XCFxxS PROM ，读保护SECU-
RITY位被设置为整个装置，并复位读亲
TECT安全位需要擦除整个设备。对于
XCFxxP PROM的读保护安全位可以被设置
个性化的设计修改，并重新读取保护
位需要擦除特定的设计修改。
表5：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
写保护
复位（默认）
SET
复位（默认）
SET
√
√
√
√
√
√
读取/验证
抑制
节目
抑制
擦除抑制的
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是IEEE标准1532
在系统编程兼容，并且完全兼容
与IEEE标准。 1149.1边界扫描，也称为
JTAG的，这是IEEE标准的一个子集。 1532边界扫描。
测试访问端口（TAP ）和寄存器设置来支持
端口所需的所有边界扫描指令，以及
许多是由IEEE标准规定的可选说明。
1149.1 。另外， JTAG接口用于实现
在系统编程（ ISP） ，以方便配置， era-
在平台的Flash肯定和验证操作
PROM设备。
表6
列出了必需和可选
边界扫描指令支持的平台的Flash
PROM中。指的是IEEE标准。 1149.1规范的
的边界扫描体系结构和完整的描述
必需的和可选的指示。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
图4中。
该
指令捕捉模式移出XCFxxS设备
包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置为
逻辑"0".该控制器状态字段，红外光谱[4]，包含逻辑"1"如果
设备是目前在系统配置（ ISC ）模式;
否则，它包含逻辑"0".的安全字段，IR [3]
包含逻辑"1"如果该设备被设计为
在安全选项打开的情况;否则，它包含逻辑
"0". IR [2]是未使用的，并且被设置为'0'。剩余位
红外光谱[1：0 ]被设置为'01'由IEEE标准所定义的。 1149.1 。
XCFxxP指令寄存器（ 16位宽）
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
指令寄存器（ IR）的XCFxxP PROM是六
青少年位宽，并连接TDI和TDO之间能很好地协同
荷兰国际集团的指令扫描序列。详细的组合物
指令俘获的图形表示在
图5中。
该指令捕捉模式移出XCFxxP的
装置包括IR [ 15：0] 。红外光谱[15： 9]是保留位，并且
设定为逻辑"0".该控制器错误字段，红外[ 8:7 ] ，含有"10"
时的ISC操作是成功的;否则"01"时
一个在系统配置（ ISC）操作失败。该
擦除/编程（ ER / PROG ）出错领域， IR [ 6 ： 5 ] ，包含
"10"当擦除或编程操作是成功的; oth-
5
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
<BL Blue>
R
Platform Flash在系统可编程
配置PROM
产品speci fi cation
DS123 （ v2.11.1 ） 2007年3月30日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用赛灵思联盟ISE 和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
系列FPGA配置界面（最多33兆赫）
可在小尺寸的VO20和VOG20
包。
1.8V电源电压
串行或并行FPGA配置接口
（高达33 MHz）的
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
表1：
平台上的Flash PROM特点
设备
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
节目
在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
支持主串行和从串行FPGA配置
模式（图
1 ，第2页） 。
该XCFxxP版本包括
支持主站32兆位， 16兆位，和8兆比特PROM的
串行，从串行，主动SelectMAP和从
SelectMAP FPGA配置模式（图
2 ，第2页） 。
的平台闪存PROM家人摘要
并且支持的功能显示在
表1中。
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
2003-2007 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
PowerPC是IBM公司的商标。所有其他商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
ds123_19_122105
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目，完成
配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
该平台的Flash PROM的与所有现有的FPGA器件系列的兼容。赛灵思FPGA的参考名单，
相应的兼容平台的Flash PROM中给出了
表2中。
平台闪存PROM和他们的能力的名单
在给定的
表3 ，第4页。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
CON组fi guration
流
8,374,016
12,556,672
21,845,632
29,124,608
53,139,456
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
CON组fi guration
流
8,214,560
26,098,976
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
360,096
635,296
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
平台上的Flash PROM
(1)
平台上的Flash PROM
(1)
的Virtex -5 LX FPGA的
XC5VLX30
XC5VLX50
XC5VLX85
XC5VLX110
XC5VLX220
XC5VLX330
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF32P
的Virtex - II Pro X中
FPGA的
XC2VPX20
XC2VPX70
的Virtex -II Pro的
FPGA的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
9,371,136
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P+XCF32P
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
的Virtex-II
FPGA的
(3)
XC2V40
XCF16P
XCF32P
XCF32P+XCF08P
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
4,765,568
7,819,904
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
的Virtex -E
FPGA的
XCV50E
XCV100E
XCV200E
4,765,568
7,242,624
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
9,147,648
XCF16P
XCF16P
XCF32P
XCV2000E
XCV2600E
XCV3200E
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
XCF08P
XCF32P
79704832 XCF32P + XCF32P + XCF16P
的Virtex - 5 LXT FPGA的
XC5VLX30T
XC5VLX50T
XC5VLX85T
XC5VLX110T
XC5VLX220T
XC5VLX330T
14,052,352
23,341,312
31,118,848
55,133,696
82696192 XCF32P + XCF32P + XCF16P
13,349,120
20,019,328
35,716,096
的Virtex - 5 SXT FPGA的
XC5VSX35T
XC5VSX50T
XC5VSX95T
的Virtex- 4 LX
FPGA的
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
的Virtex- 4 FX
FPGA的
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
的Virtex- 4 SX
FPGA的
XC4VSX25
XC4VSX35
XC4VSX55
13,700,288
22,749,184
12,259,712
17,717,632
23,291,008
30,711,680
40,347,008
51,367,808
14,936,192
21,002,880
33,065,408
47,856,896
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
CON组fi guration
流
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
VIRTEX
FPGA的
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
Spartan-3A
FPGA的
XC3S50A
XC3S200A
XC3S400A
XC3S700A
XC3S1400A
XC3SD1800A
XC3SD3400A
Spartan-3E
FPGA的
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
Spartan-3
FPGA的
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
581,344
1,353,728
2,270,208
3,841,184
5,969,696
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
437,312
1,196,128
1,886,560
2,732,640
4,755,296
8,197,280
11,718,304
XCF01S
XCF02S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
CON组fi guration
流
平台上的Flash PROM
(1)
平台上的Flash PROM
(1)
的Spartan- IIE
FPGA的
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
的Spartan- II
FPGA的
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
注意事项：
1.
2.
如果设计修订或其他高级功能的支持是必需的，
该XCFxxP可以用作替代的XCF01S ，
XCF02S ，或XCF04S 。
假设该平台的Flash XCFxxP PROM先进
压缩功能或
BitGen -compress
使用选项，
压缩方法成功地适合于在比特流
建议PROM 。
最大的非调试比特流的大小被指定为每
FPGA 。请参考相应的FPGA用户指南，
上BitGen选项影响比特流大小，如信息
-DebugBitstream 。
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
XCF01S
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
的Spartan- 3A DSP
FPGA的
3.
表3：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
平台
闪存PROM
CON组fi guration
位
8,388,608
16,777,216
33,554,432
1,048,576 XCF08P
2,097,152 XCF16P
4,194,304 XCF32P
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
程序设计
该平台闪存PROM是可重新编程的NOR闪存
设备（参见
"Quality和可靠性特性， "
第27页
该编程/擦除规范）。
重新编程需要擦除之后是程序
操作。后推荐奇偶校验工作
程序操作，以验证数据的正确传输
从编程源到平台闪存PROM 。
几种编程解决方案可供选择。
V
CC
在系统编程
GND
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起，并
通过标准的4针JTAG协议在系统编程
如图
网络连接gure 3 。
在系统编程提供了快速
高效的设计迭代，并消除不必要的
包裹处理和管座。编程
数据序列被输送到使用任一的Xilinx器件
iMPACT软件能与赛灵思下载电缆，第三方
JTAG开发系统，一个JTAG兼容的电路板测试仪，
或者一个简单的微处理器接口，模拟了JTAG
指令序列。 iMPACT软件能同时输出
串行矢量格式（ SVF ）文件的任何工具的使用
接受SVF格式，其中包括自动测试设备。
在系统内编程，首席执行官输出驱动
高。其它所有输出处于高阻抗状态，保持或
期间，在系统编程的钳位电平举行。
在系统编程完全越过支持
推荐工作电压和温度范围内。
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
可靠性和耐用性
赛灵思在系统可编程产品提供
20000保证耐力水平系统
编程/擦除周期和20的最小数据保持
年。每个器件满足所有的功能，性能和
在此忍耐极限数据保存规范。
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
DS123 （ v2.11.1 ） 2007年3月30日
产品speci fi cation
www.xilinx.com
5
47
R
Platform Flash在系统可编程
配置PROM
产品speci fi cation
DS123 （ v2.13.1 ） 2008年4月3日
0
特点
在系统可编程PROM中的配置
赛灵思
FPGA的
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源电压（V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟
和
基金会ISE 系列软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
系列FPGA配置界面（最多33兆赫）
可在小尺寸的VO20和VOG20
套餐
1.8V电源电压
串行或并行FPGA配置接口
（高达33 MHz）的
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供了一个易于
使用的，具有成本效益的，以及用于存储可重编程方法
大赛灵思FPGA配置比特流。平台
闪存PROM系列包括两个3.3V XCFxxS PROM
和1.8V XCFxxP PROM 。该XCFxxS版本包括
支持主站4兆位， 2 - Mb和1兆位的PROM
表1：
平台上的Flash PROM特点
设备
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
节目
在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
串行和从串行FPGA配置模式
（图
1 ，第2页） 。
该XCFxxP版本包括32 - Mbit的，
支持主串16兆位，和8兆比特的PROM ，
从串行，主动SelectMAP和从动SelectMAP
FPGA配置模式（图
2 ，第2页） 。
摘要
该平台闪存PROM家庭成员和支持
特性示于
表1中。
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
2003-2008 Xilinx公司保留所有权利。 XILINX ， Xilinx标，的Virtex ，斯巴达， ISE和其他指定的品牌包括这里是赛灵思在美国商标
美国和其他国家。所有其他商标均为其各自所有者的财产。
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
X -参考目标 - 图1
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
X -参考目标 - 图2FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
DS123_19_031908
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到所述
FPGA的DIN引脚。新的数据是可用的在很短的存取时间
每一个时钟上升沿。在FPGA生成相应的
时钟脉冲的数目来完成配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
该平台的Flash PROM的与所有的兼容
现有的FPGA器件系列。赛灵思的参考列表
FPGA和相应的兼容平台的Flash
PROM中给出了
表2中，第3页。
对平台的Flash名单
PROM和其能力是由于在
表3 ，第4页。
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC4VFX40
8,374,016
12,556,672
21,845,632
29,124,608
41,048,064
53,139,456
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
XC4VFX60
XC4VFX100
XC4VFX140
的Virtex- 4 SX
FPGA的
XC4VSX25
XC4VSX35
XC4VSX55
9,147,648
13,700,288
22,749,184
XCF16P
XCF16P
XCF32P
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
CON组fi guration
流
平台上的Flash PROM
(1)
CON组fi guration
流
14,936,192
21,002,880
33,065,408
47,856,896
平台上的Flash PROM
(1)
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
VIRTEX
-5 LX FPGA的
XC5VLX30
XC5VLX50
XC5VLX85
XC5VLX110
XC5VLX155
XC5VLX220
XC5VLX330
79704832 XCF32P + XCF32P + XCF16P
的Virtex - 5 LXT FPGA的
XC5VLX20T
XC5VLX30T
XC5VLX50T
XC5VLX85T
XC5VLX110T
XC5VLX155T
XC5VLX220T
XC5VLX330T
6,251,200
9,371,136
14,052,352
23,341,312
31,118,848
43,042,304
55,133,696
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
XCF32P+XCF32P
的Virtex - II Pro X中
FPGA的
XC2VPX20
XC2VPX70
的Virtex -II Pro的
FPGA的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XCF16P
XCF32P
XCF32P+XCF08P
XC2VP50
XC2VP70
XC2VP100
的Virtex-II
FPGA的
(3)
XCF16P
XCF32P
XCF32P+XCF08P
XCF32P+XCF16P
XC2V40
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
4,765,568
7,819,904
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
的Virtex -E
FPGA的
XCV50E
XCV100E
XCV200E
4,765,568
7,242,624
XCF08P
XCF08P
XCV300E
XCV400E
630,048
863,840
1,442,016
1,875,648
2,693,440
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
470,048
732,576
1,726,880
2,767,520
4,089,504
5,667,488
7,501,472
10,505,120
15,673,248
21,865,376
29,081,504
XCF01S
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
8,214,560
26,098,976
XCF08P
XCF32P
82696192 XCF32P + XCF32P + XCF16P
的Virtex - 5 SXT FPGA的
XC5VSX35T
XC5VSX50T
XC5VSX95T
13,349,120
20,019,328
35,716,096
的Virtex - 5 FXT FPGA的
XC5VFX30T
XC5VFX70T
XC5VFX100T
XC5VFX130T
XC5VFX200T
的Virtex- 4 LX
FPGA的
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
的Virtex- 4 FX
FPGA的
XC4VFX12
XC4VFX20
13,517,056
27,025,408
39,389,696
49,234,944
70856704 XCF32P + XCF32P + XCF08P
12,259,712
17,717,632
23,291,008
30,711,680
40,347,008
51,367,808
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
的Spartan- IIE
FPGA的
XC2S50E
XC2S100E
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
的Spartan- II
FPGA的
XC2S15
XC2S30
XC2S50
XC2S100
437,312
1,196,128
1,886,560
2,732,640
4,755,296
XCF01S
XCF02S
XCF02S
XCF04S
XCF08P
2.
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
VIRTEX
FPGA的
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
斯巴达
-3A
FPGA的
XC3S50A
XC3S200A
XC3S400A
XC3S700A
XC3S1400A
CON组fi guration
流
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
平台上的Flash PROM
(1)
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
CON组fi guration
流
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
平台上的Flash PROM
(1)
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
197,696
336,768
559,200
781,216
1,040,096
1,335,840
XCF01S
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
XC2S150
XC2S200
注意事项：
1.
的Spartan- 3A DSP
FPGA的
XC3SD1800A
XC3SD3400A
Spartan-3E
FPGA的
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
Spartan-3
FPGA的
XC3S50
XC3S200
439,264
1,047,616
XCF01S
XCF01S
581,344
1,353,728
2,270,208
3,841,184
5,969,696
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
8,197,280
11,718,304
XCF08P
XCF16P
3.
如果设计修订或其他高级功能的支持
需要时， XCFxxP可以作为一种替代
XCF01S ， XCF02S ，或XCF04S 。
假设该平台的Flash XCFxxP PROM先进
压缩功能或
BitGen -compress
使用选项，
压缩方法成功地适合于在比特流
建议PROM 。
最大的非调试比特流的大小指定为每个FPGA 。
请参考相应的FPGA用户指南的信息
CONFIG步进约束或BitGen选项（如
-g
FreezeDCI ：是）
影响比特流的大小。
表3：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
平台
闪存PROM
CON组fi guration
位
8,388,608
16,777,216
33,554,432
1,048,576 XCF08P
2,097,152 XCF16P
4,194,304 XCF32P
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
程序设计
该平台闪存PROM是可重新编程的NOR闪存
设备（参见
"Quality和可靠性特性， "
第27页
该编程/擦除规范）。
重新编程需要擦除之后是程序
操作。后推荐奇偶校验工作
程序操作，以验证数据的正确传输
从编程源到平台闪存PROM 。
几种编程解决方案可供选择。
嵌入式，在系统编程的参考设计，
例如
XAPP058,
赛灵思在系统编程使用
嵌入式微控制器，
可从赛灵思网站
页面
PROM编程和数据存储应用
注。
见
UG161,
平台闪存PROM用户指南，
对于使用设计了先进的最新方法
Revisioning在平台的Flash XCFxxP PROM的功能。
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起，并
通过标准的4针JTAG协议在系统编程
如图
网络连接gure 3 。
在系统编程提供了快速
高效的设计迭代，并消除不必要的
包裹处理和管座。编程
数据序列被输送到使用任一的Xilinx器件
iMPACT软件能与赛灵思下载电缆，第三方
JTAG开发系统，一个JTAG兼容的电路板测试仪，
或者一个简单的微处理器接口，模拟了JTAG
指令序列。 iMPACT软件能同时输出
串行矢量格式（ SVF ）文件的任何工具的使用
接受SVF格式，其中包括自动测试设备。
在系统内编程，首席执行官输出驱动
高。其它所有输出处于高阻抗状态，保持或
期间，在系统编程的钳位电平举行。在 -
系统编程横跨完全支持
推荐工作电压和温度范围内。
X -参考目标 - 图3
外部编程
在传统的制造环境中，第三方设备
程序员可以编程平台的Flash PROM中具有
逍遥音乐会组装前的初始内存映像
上板。联系首选的第三方程序员
供应商平台闪存PROM支持信息。一
第三方编程示例列表供应商与平台
闪存PROM支持，可以从赛灵思网站页面上
第三方编程设备支持。
预编程的PROM可组装到板
使用的典型的焊接工艺指南
UG112,
器件封装用户指南。
预编程的PROM的
内存映像可电路板组装后使用更新
一个在系统编程解决方案。
可靠性和耐用性
赛灵思在系统可编程产品提供
20000保证耐力水平，系统程序/
擦除周期和20年的最低数据保留。
每个器件满足所有的功能，性能和数据
在此忍耐极限的保留规范。
见
UG116,
赛灵思器件可靠性报告
器件
质量，可靠性和处理节点的信息。
V
CC
GND
(a)
(b)
DS123_33_031908
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
DS123 （ v2.13.1 ） 2008年4月3日
产品speci fi cation
www.xilinx.com
5
<BL Blue>
R
Platform Flash在系统
可编程配置
PROM的
产品speci fi cation
DS123 （ V2.9 ） 2006年5月9日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
系列FPGA配置界面（最多33兆赫）
可在小尺寸的VO20和VOG20
包。
1.8V电源电压
串行或并行FPGA配置接口
（高达33 MHz）的
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
表1：
平台上的Flash PROM特点
设备
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
节目
在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
支持主串行和从串行FPGA配置
模式（图
1 ，第2页） 。
该XCFxxP版本包括
支持主站32兆位， 16兆位，和8兆比特PROM的
串行，从串行，主动SelectMAP和从
SelectMAP FPGA配置模式（图
2 ，第2页） 。
的平台闪存PROM家人摘要
并且支持的功能显示在
表1中。
2003-2006 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
PowerPC是IBM公司的商标。所有其他商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
ds123_19_122105
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目，完成
配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
DS123 （ V2.9 ） 2006年5月9日
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
该平台的Flash PROM的与所有现有的FPGA器件系列的兼容。赛灵思FPGA的参考名单，
相应的兼容平台的Flash PROM中给出了
表2中。
平台闪存PROM和他们的能力的名单
在给定的
表3 ，第4页。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
的Virtex - 5 LX
XC5VLX30
XC5VLX50
XC5VLX85
XC5VLX110
XC5VLX220
XC5VLX330
的Virtex- 4 LX
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
的Virtex- 4 FX
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
的Virtex- 4 SX
XC4VSX25
XC4VSX35
XC4VSX55
的Virtex - II Pro X中
XC2VPX20
XC2VPX70
的Virtex -II Pro的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
8,214,560
26,098,976
XCF08P
XCF32P
9,147,648
13,700,288
22,749,184
XCF16P
XCF16P
XCF32P
4,765,568
7,242,624
14,936,192
21,002,880
33,065,408
47,856,896
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
4,765,568
7,819,904
12,259,712
17,717,632
23,291,008
30,711,680
40,347,008
51,367,808
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
8,374,016
12,556,672
21,845,632
29,124,608
53,139,456
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF32P
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
的Virtex-II
(3)
XC2V40
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
的Virtex -E
XCV50E
XCV100E
XCV200E
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
VIRTEX
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
Spartan-3E
XC3S100E
XC3S250E
XC3S500E
581,344
1,352,192
2,267,136
XCF01S
XCF02S
XCF04S
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
360,096
635,296
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
XCF01S
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
CON组fi guration
流
平台上的Flash PROM
(1)
CON组fi guration
流
平台上的Flash PROM
(1)
79704832 XCF32P + XCF32P + XCF16P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC3S1200E
XC3S1600E
Spartan-3L
XC3S1000L
XC3S1500L
XC3S5000L
Spartan-3
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
的Spartan- IIE
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
的Spartan- II
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
注意事项：
1.
2.
3.
如果设计修订或其他高级功能的支持
需要时， XCFxxP可以作为一种替代
XCF01S ， XCF02S ，或XCF04S 。
假设使用的压缩。
最大可能的Virtex-II比特流大小来指定。参考
与Virtex -II用户指南关于bitgen选项的信息
影响比特流的大小。
程序设计
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
在系统编程
提供快速，高效的设计迭代和消除
不必要的包裹处理和管座。该
编程数据序列被输送到装置
无论是采用Xilinx公司的iMPACT软件和赛灵思下载
电缆，一个第三方的JTAG开发系统，一
JTAG兼容板测试仪，或一个简单的微处理器
接口仿真JTAG指令序列。该
iMPACT软件能同时输出串行矢量格式（ SVF ）
文件与任何工具的使用接受SVF格式，包括
自动测试设备。在系统内编程，
首席执行官输出驱动为高电平。所有其他输出都在举行
高阻抗状态，或在在钳位电平举行
在系统编程。在系统编程是完全
横跨推荐的工作电压支撑并
温度范围。
CON组fi guration
流
3,832,320
5,957,760
3,223,488
5,214,784
13,271,936
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
平台上的Flash PROM
(1)
XCF04S
XCF08P
XCF04S
XCF08P
XCF16P
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
V
CC
XCF01S
GND
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
表3：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
平台
闪存PROM
CON组fi guration
位
8,388,608
16,777,216
33,554,432
1,048,576 XCF08P
2,097,152 XCF16P
4,194,304 XCF32P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
操作。对于XCFxxS PROM ，读保护
安全位被置为整个设备，并重新读
保护安全位需要擦除整个设备。为
在XCFxxP PROM的读保护安全位可设置
对于个性化的设计修改，并重新读
保护位要求删除特定的设计修改。
可靠性和耐用性
赛灵思在系统可编程产品提供
20000保证耐力水平系统
编程/擦除周期和20的最小数据保持
年。每个器件满足所有的功能，性能和
在此忍耐极限数据保存规范。
写保护
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是
编程以防止意外的写入通过JTAG 。
表4
和
表5
显示可用的安全设置
在XCFxxS PROM和XCFxxP PROM ，分别。
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改，以防止
无意擦除或编程操作。一旦设定，
写保护安全位为个性化的设计修改
必须复位（使用UNLOCK命令后面
ISC_ERASE命令）擦除或编程前
就可以执行操作。
表4：
XCFxxS设备数据安全选项
读保护
读保护安全位可以由用户来设定
防止内部编程模式被读取或
通过JTAG复制。读保护并不妨碍写
表5：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
读保护
复位（默认）
SET
读取/验证
抑制
节目
抑制
抹去
抑制
写保护
复位（默认）
SET
复位（默认）
SET
读取/验证
抑制
抑制方案
擦除抑制的
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是与IEEE兼容
1149.1边界扫描标准和IEEE 1532
在系统配置标准。测试访问端口（TAP ）
并提供寄存器，支持所有必要的边界
扫描的指令，以及许多可选的
由IEEE标准规定的说明。 1149.1 。此外，该
JTAG接口用于实现在系统编程
商（ISP） ，以方便配置，擦除和验证
操作平台的Flash PROM设备上。
表6
第6页
列出了必需的和可选的边界扫描
在平台闪存PROM中支持的指令。参考
以IEEE标准。 1149.1规范的完整
的边界扫描体系结构的描述和所要求的
和可选说明。
注意！
该XCFxxP JTAG TAP暂停状态是不完全符合
在JTAG 1149.1规范。如果一个JTAG移位操作的暂时停顿
要求，则停止JTAG TCK时钟和维护中的JTAG TAP
JTAG移位IR或Shift -DR TAP状态。不要过渡XCFxxP JTAG TAP
通过JTAG暂停IR或暂停-DR TAP状态暂时暂停
JTAG移位操作。
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
表7中，第6页。
该指令捕捉模式移出XCFxxS的
装置包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置
至逻辑0。该控制器状态字段，红外[4]，包含逻辑1，如果
该设备是目前在系统配置（ ISC ）
模式;否则，它包含逻辑0的安全字段，
IR [3]，包含逻辑1，如果该设备已经被编程
在安全选项打开的情况;否则，它包含
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
5
R
4
2
Platform Flash在系统可编程
配置PROM
初步产品规格
DS123 （ V2.6 ） 2005年3月14日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
- 3.3V的电源电压
- 串行FPGA配置接口（最多33兆赫）
- 可在小尺寸VO20和VOG20
包。
XCF08P/XCF16P/XCF32P
- 1.8V的电源电压
- 串行或并行FPGA配置界面
（高达33 MHz）的
- 可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
- 修改设计技术使存储和
访问多个设计修订的
CON组fi guration
- 内置数据解压缩与赛灵思兼容
先进的压缩技术
表1：
平台上的Flash PROM特点
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
JTAG ISP
程序设计
串行并行
配置。配置。
设计
Revisioning
压缩
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V - 3.3V
1.8V - 3.3V
1.8V - 3.3V
1.5V - 3.3V
1.5V - 3.3V
1.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
2.5V - 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
√
描述
赛灵思推出平台的Flash系列系统的亲
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
支持主串行和从串行FPGA配置
模式（图
1).
该XCFxxP版本包括32 - Mbit的，
支持主串16兆位，和8兆比特的PROM ，
从串行，主动SelectMAP和从动SelectMAP
FPGA配置模式（图
2).
的总结
平台闪存PROM的家庭成员，并支持为特色的
Tures的示于
表1中。
2005 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
CLKOUT
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
OSC
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
解压缩器
CF
REV_SEL [1 ：0]的
ds123_19_050604
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目来完成config-
uration 。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也支持
端口主动SelectMAP和从动SelectMAP （或从
水货） FPGA配置模式。当FPGA是在
主SelectMAP模式下，FPGA生成的配置
化时钟驱动PROM 。当FPGA在从动
SelectMAP模式，无论是外部振荡器产生
配置时钟驱动PROM和
的FPGA ，或任选地，所述XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持使用压缩PROM文件和设计修订版
sioning允许多个设计修改被存储在一个
单PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持靶子时需要较大的配置文件
荷兰国际集团更大的FPGA器件或针对多个FPGA菊花
链接在一起。当使用的高级功能
在XCFxxP平台的Flash PROM等设计修订版
sioning ，其编程跨度级联PROM文件
设备只能用于包含级联链被创建
只有XCFxxP PROM中。如果高级XCFxxP特征是
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC2V250
XC2V500
XC2V1000
XC2V1500
XC2V2000
XC2V3000
XC2V4000
XC2V6000
4,765,185
7,819,520
12,259,328
17,717,248
23,290,624
30,711,296
40,346,624
48,722,432
4,765,184
7,242,240
13,550,336
21,002,496
33,065,024
47,856,512
9,147,264
13,669,904
22,744,832
8,214,560
26,098,976
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
360,096
635,296
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF16P
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
XCF16P
XCF16P
XCF32P
XCF08P
XCF32P
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
XCF01S
XCF01S
XC2V8000
未使能，则级联链可包括两个
XCFxxP和XCFxxS PROM中。
该平台的Flash PROM的与所有的兼容
现有的FPGA器件系列。赛灵思的参考列表
FPGA和相应的兼容平台的Flash
PROM中给出了
表2中。
Platform Flash PROM的名单
和其能力是由于在
表3中。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
的Virtex- 4 LX
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
CON组fi guration
流
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
581,344
1,352,192
2,267,136
3,832,320
5,957,760
平台的Flash
舞会
(1)
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
CON组fi guration
流
平台的Flash
舞会
(1)
的Virtex -E
XCV50E
XCV100E
XCV200E
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
的Virtex- 4 FX
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
VIRTEX
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
的Virtex- 4 SX
XC4VSX25
XC4VSX35
XC4VSX55
的Virtex - II Pro X中
XC2VPX20
XC2VPX70
的Virtex -II Pro的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
Spartan-3E
XC3S100E
XC3S250E
XC3S500E
XC3S1200E
XC3S1600E
Spartan-3L
XC3S1000L
XC3S1500L
XC3S5000L
3,223,488
5,214,784
13,271,936
XCF04S
XCF08P
XCF16P
的Virtex-II
(3)
XC2V40
XC2V80
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
编程数据序列被输送到装置
无论是采用Xilinx公司的iMPACT软件和赛灵思下载
电缆，一个第三方的JTAG开发系统，一
JTAG兼容板测试仪，或一个简单的微处理器
接口仿真JTAG指令序列。该
iMPACT软件能同时输出串行矢量格式（ SVF ）
文件与任何工具的使用接受SVF格式，包括
自动测试设备。在系统内编程，
首席执行官输出驱动为高电平。所有其他输出都在举行
高阻抗状态，或在在钳位电平举行
在系统编程。在系统编程是完全
横跨推荐的工作电压支撑并
温度范围。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
Spartan-3
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
XCF01S
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
CON组fi guration
流
平台的Flash
舞会
(1)
的Spartan- IIE
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
V
CC
GND
的Spartan- II
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
注意事项：
1.如果设计修订或其他高级功能的支持是必需的，
该XCFxxP可以用作替代的XCF01S ， XCF02S ，
或XCF04S 。
2.假设使用的压缩。
3.最大可能的Virtex-II比特流大小来指定。请参阅
在bitgen选择了Virtex- II用户指南的信息，这
影响比特流的大小。
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
表3：
平台上的Flash PROM容量
平台
闪存PROM
CON组fi guration
位
平台的Flash
舞会
CON组fi guration
位
XCF01S
XCF02S
XCF04S
1,048,576
2,097,152
4,194,304
XCF08P
XCF16P
XCF32P
8,388,608
16,777,216
33,554,432
可靠性和耐用性
赛灵思在系统可编程产品提供了瓜拉尼
20000开球耐力水平在系统编程/擦除
周期和20年的最小数据保持力。每
器件满足所有的功能，性能和数据保留
在此忍耐极限规格。
程序设计
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
在系统编程
提供快速，高效的设计迭代和消除
不必要的包裹处理和管座。该
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是亲
4
www.xilinx.com
R
Platform Flash在系统可编程配置PROM
编程，以防止意外的写入通过JTAG 。
表4
和
表5
显示可用的安全设置
XCFxxS PROM和XCFxxP PROM ，分别。
写保护
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改，以防止inad-
vertent擦除或编程操作。一旦设定，写
保护安全位为个人设计的版本必须是
复位（使用UNLOCK命令后面
ISC_ERASE命令），擦除或写入操作之前，
灰可以被执行。
表4：
XCFxxS设备数据安全选项
读保护
复位（默认）
SET
√
读取/验证
抑制
节目
抑制
抹去
抑制
读保护
读保护安全位可以由用户设置为预
被读取发泄内部编程模式或
通过JTAG复制。读保护并不妨碍写
操作。对于XCFxxS PROM ，读保护SECU-
RITY位被设置为整个装置，并复位读亲
TECT安全位需要擦除整个设备。对于
XCFxxP PROM的读保护安全位可以被设置
个性化的设计修改，并重新读取保护
位需要擦除特定的设计修改。
表5：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
写保护
复位（默认）
SET
复位（默认）
SET
√
√
√
√
√
√
读取/验证
抑制
节目
抑制
擦除抑制的
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是IEEE标准1532
在系统编程兼容，并且完全兼容
与IEEE标准。 1149.1边界扫描，也称为
JTAG的，这是IEEE标准的一个子集。 1532边界扫描。
测试访问端口（TAP ）和寄存器设置来支持
端口所需的所有边界扫描指令，以及
许多是由IEEE标准规定的可选说明。
1149.1 。另外， JTAG接口用于实现
在系统编程（ ISP） ，以方便配置， era-
在平台的Flash肯定和验证操作
PROM设备。
表6
列出了必需和可选
边界扫描指令支持的平台的Flash
PROM中。指的是IEEE标准。 1149.1规范的
的边界扫描体系结构和完整的描述
必需的和可选的指示。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
图4中。
该
指令捕捉模式移出XCFxxS设备
包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置为
逻辑"0".该控制器状态字段，红外光谱[4]，包含逻辑"1"如果
设备是目前在系统配置（ ISC ）模式;
否则，它包含逻辑"0".的安全字段，IR [3]
包含逻辑"1"如果该设备被设计为
在安全选项打开的情况;否则，它包含逻辑
"0". IR [2]是未使用的，并且被设置为'0'。剩余位
红外光谱[1：0 ]被设置为'01'由IEEE标准所定义的。 1149.1 。
XCFxxP指令寄存器（ 16位宽）
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
指令寄存器（ IR）的XCFxxP PROM是六
青少年位宽，并连接TDI和TDO之间能很好地协同
荷兰国际集团的指令扫描序列。详细的组合物
指令俘获的图形表示在
图5中。
该指令捕捉模式移出XCFxxP的
装置包括IR [ 15：0] 。红外光谱[15： 9]是保留位，并且
设定为逻辑"0".该控制器错误字段，红外[ 8:7 ] ，含有"10"
时的ISC操作是成功的;否则"01"时
一个在系统配置（ ISC）操作失败。该
擦除/编程（ ER / PROG ）出错领域， IR [ 6 ： 5 ] ，包含
"10"当擦除或编程操作是成功的; oth-
5
DS123 （ V2.6 ） 2005年3月14日
初步产品规格
www.xilinx.com
QQ：2881677436 复制
