XC4000E
逻辑单元阵列系列
产品预览
特点
第三代现场可编程门阵列
- 片上的超高速内存与同步写入选项
- 双口RAM选项
完全符合PCI标准
- 丰富的触发器
- 灵活的函数发生器
- 专用高速进位运算电路
- 宽边解码器（ 4元缘）
- 互连线层次
- 内部三态总线能力
- 8全球低偏移时钟或信号分配网络
灵活的阵列架构
- 可编程逻辑模块和I / O模块
- 可编程互连和广泛的解码器
亚微米CMOS工艺
- 高速逻辑和互联
低功耗
面向系统的特点
- IEEE 1149.1兼容的边界扫描逻辑支持
- 可编程的输出压摆率（ 2种模式）
- 可编程的输入上拉或下拉电阻
- 每个输出12 mA的灌电流
- 每对输出24 mA的灌电流
通过配置中的二进制文件
- 无限的可重编程
- 六编程模式
XACT开发系统上运行的386 / 486 /
奔腾型PC ，阿波罗，太阳-4和惠普
700系列
- 接口来流行的设计环境中，如
Viewlogic系， Mentor Graphics和OrCAD的
- 全自动分区，布局和布线
- 交互式设计编辑器优化设计
- 288宏， 34硬宏， RAM / ROM编译
描述
现场可编程门阵列的XC4000E系列
（ FPGA）器件提供了自定义CMOS VLSI的好处，
同时也避免了初始成本，时间延迟，和固有的风险
传统的蒙面门阵列。
该XC4000E系列提供了一个常规的，灵活的，亲
可配置逻辑块的可编程体系结构
（ CLB）是由一个强大的versa-的层次互连
瓷砖的布线资源，以及包围的周边
可编程输入/输出模块（IOB ） 。
XC4000E器件具有宽厚的路由资源
容纳的最复杂的配线图案。
他们是通过加载配置数据定制成
内部存储器单元。该FPGA既可以积极
读取配置数据从外部串行或字节级的
并行PROM （主模式） ，或配置数据
可以写入到FPGA （从属和外围
模式） 。
该XC4000E家庭支持功能强大， sophis-
ticated软件，涵盖了设计的各个方面：从
原理图输入，仿真，以自动闭塞占位
精神疾病和互连的路由，并最终创建
配置比特流。
FPGA是理想的缩短了设计和开发
换货周期，但它们也提供一种具有成本效益的解决方案
生产速度远远超出了每月1000系统。
该XC4000E系列是流行的XC4000的一个超集
家庭。对于该设备的详细描述architec-
TURE ，配置方法，引脚功能，封装
插脚引线和尺寸，请参见赛灵思可编程
逻辑数据手册。
下面几页介绍的新功能
XC4000E家庭和列表的电气和时序参数。
表1. XC4000E系列现场可编程门阵列
设备
APPR 。门数
CLB矩阵
个CLB数
触发器数量
最大解码输入（每边）
最大RAM位
IOB的数
XC4003E
3,000
10 x 10
100
360
30
3,200
80
XC4005E
5,000
14 x 14
196
616
42
6,272
112
XC4006E
6,000
16 x 16
256
768
48
8,192
128
XC4008E
8,000
18 x 18
324
936
54
10,368
144
XC4010E
10,000
20 x 20
400
1,120
60
12,800
160
XC4013E
13,000
24 x 24
576
1,536
72
18,432
192
XC4020E XC4025E
20,000
28 x 28
784
2,016
84
25,088
224
25,000
32 x 32
1,024
2,560
96
32,768
256
1
XC4000E逻辑单元阵列系列
XC4000E相比， XC4000
任何XC4000E设备的100 ％兼容的超集
等效XC4000设备，不仅在功能上，还
电，而在引脚和配置比特流。
该XC4000E设备具有以下附加功能
系统蒸发散，其中大部分是通过在选项调用
配置比特流：
IOB时钟使能
这两个IP- FL佛罗里达州中的每个IOB OPS有一个共同的时钟使能
输入，它通过配置可被激活indi-
vidually为输入或输出触发器或两者。这个时钟
启用的运作完全喜欢上了XC4000欧共体销
CLB 。这使得IOB中更加灵活，并避免了
需要的时钟门控。
同步RAM
在任何CLB的二个RAM是可以改变的，以同步
写操作。在此同步模式中，内部
写操作是通过相同的时钟，用于驱动控制
触发器。时钟极性是可编程的
RAM（两个F和G函数发生器一起） ，而是
独立选择的触发器的极性。地址
数据和WE输入由该上升沿或下降沿锁存
时钟边沿，和一个短的内部写脉冲生成
后时钟沿正确的。这种自定时写操作
从而有效边沿触发。
在读操作时不受此变化到一个
同步写入。
输出驱动器
输出的上拉结构可在全球范围内配置为
是任一个TTL状图腾柱（n沟道上拉晶体管
器，拔到一个阈值低于Vcc的电压，就像
XC4000 ）或者是CMOS（ p沟道上拉晶体管
拉至VCC） 。另外，在可配置的上拉电阻
XC4000E是拉至Vcc的p沟道晶体管，
而在XC4000它是拉的n沟道晶体管
下面的Vcc电压一个阈值。
输入阈值
输入阈值可以在全球范围内配置为
TTL （ 1.2 V阈值）或CMOS （2.5V阈值） ，就像
XC2000和XC3000的投入。需要注意的是这两个全球
输入阈值和输出电平调整不知疲倦
吊灯对方。
双口RAM
一个单独的选项转换成16 ×2内存在的任何CLB成
一个16× 1的双端口RAM中。在这种模式中，任何操作即
写入到F-RAM ，也自动写入到G-
RAM中，使用F的地址。在G-地址就可以了，因此，
不用于写入的G- RAM中。
在CLB因此可以用作非对称双端口
RAM中，其中F的读出地址的F - RAM和
写地址为F - 和G- RAM中，而G为读
解决对G -RAM上。注意， F和G仍然可以
独立读地址，因为它们是在XC4000 。该
二个RAM一起具有使用F 1的读/写端口
地址，和一个只读端口通过G地址。
每个CLB既可以配置为函数发生器
异步单端口，同步单端口，或
同步双端口。
全球信号进入逻辑
有从全局时钟额外的访问到F和
G功能发生器的输入。
模式引脚上拉电阻
在配置过程中，这三个模式管脚， M0 ，M1和
M2 ，有弱上拉电阻。最流行的
配置模式，从串行的模式引脚可以这样
悬空。
对于用户模式，三个模式输入可以单独地是
配置带或不带弱上拉或下拉
电阻器
程序输入引脚有一个永久的弱上拉。
软启动
像XC3000A的XC4000E家有“软启动” 。
当在配置过程结束，设备
在用户模式下启动时，输出的第一激活是
自动摆率限制。这避免了潜在
当所有输出都接通simulta-地反弹
neously 。启动后，该个体的压摆率
输出是，如在XC4000家族，由所确定的
各个配置选项。
H-函数发生器
在XC4000E ，轰函数发生器更灵活。其
输入可以不仅来自F和G功能
发电机也从最多三个控制输入线。
为H函数发生器可以是完全或部分不知疲倦
吊灯另外两个函数发生器的。
2
IOB开关特性指南
开关参数测试通过MIL - M-六百○五分之三万八千五百一十规定的测试方法是仿照。所有设备都100 ％
功能测试。因为许多内部定时参数不能被直接测量，它们是从基准定时衍生
图案。下面的准则反映在推荐工作条件最恶劣情况下的值。如需更详细的，更
精确，更向上的最新的定时信息，使用由XACT定时计算器提供并在模拟器中使用的值。
速度等级
描述
输入
传播延迟
垫以I1，I2
垫以I1，I2，通过透明锁存器（无延迟）
垫I1 ， I2 ，通过透明锁存器（有延迟）
时钟（IK） toI1 ，I2 （触发器）
时钟（ IK ），以I1 ， I2 （锁存使能，低有效）
建立时间（注3 ）
键盘时钟（ IK ） ，没有延迟
垫到时钟（ IK ）与延迟
保持时间（注3 ）
键盘时钟（ IK ） ，没有延迟
垫到时钟（ IK ）与延迟
产量
传播延迟
时钟（ OK）来垫
（快）
同样
（压摆率限制）
输出（ O）垫
（快）
同样
（摆率限制）
3态来垫开始HI- Z（转换率无关）
3态来垫活跃和有效的（快速）
同样
（摆-rate限制）
建立和保持时间
输出（ O）时钟（ OK）建立时间
输出（ O）时钟（ OK）保持时间
时钟
时钟高电平或低电平时间
环球置位/复位
延迟从GSR净透Q为I1 ， I2
从GSR网垫延迟
GSR宽度
*
符号
民
-4
最大
-3
最小最大
-2
最小值最大值单位
超前信息
T
PID
T
PLI
T
PDLI
T
IKRI
T
IKLI
T
挑
T
PICKD
T
IKPI
T
IKPID
2.5
3.6
7.1
2.8
3.0
ns
ns
ns
ns
ns
ns
ns
ns
ns
4.7
8.3
0
0
T
OKPOF
T
OKPOS
T
OPF
T
OPS
T
TSHZ
T
TSONF
T
TSONS
T
OOK
T
OKO
T
CH /
T
CL
T
RRI
T
RPO
T
MRW
4.6
11.2
5.8
12.4
4.2
8.1
14.7
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
3.7
0
4.0
7.2
18.9
*时序是基于XC4005E 。对于其他设备看到XACT时间计算器。
**见前面的页
注：1.定时测量脚的阈值，与50 pF的外部容性负载（包括测试夹具）。
压摆率限制
产量
上升/下降时间是长于约2倍
快
输出上升/下降时间。对于容性负载的影响
地面反弹，见页8-8通过8-10 。
未使用（保税和无粘结）垫2.电压等级必须是有效的逻辑电平。每个人都可以用配置
内部上拉或下拉电阻器或备选地配置为驱动输出或从外部源驱动。
3.输入垫的设置时间和保持时间指定相对于所述内部时钟（IK） 。为了计算系统设置的时间，
减去从指定的输入垫的设置时间值的时钟延迟（时钟垫至IK ） ，但不减去零以下。
负保持时间是指在输入数据中的延迟是足够用于
外部系统保持时间
是零，
所提供的输入时钟使用从盘的全球信号分配给IK 。
3
XC4000E逻辑单元阵列系列
CLB开关特性指南
开关参数测试通过MIL - M-六百○五分之三万八千五百一十规定的测试方法是仿照。所有设备都100 ％
功能测试。因为许多内部定时参数不能被直接测量，它们是从基准定时衍生
图案。下面的准则反映在推荐工作条件最恶劣情况下的值。如需更详细的，更
精确，更向上的最新的定时信息，使用由XACT定时计算器提供并在模拟器中使用的值。
速度等级
描述
组合延误
F / G输入X / Y输出
通过H' F / G输入X / Y输出
通过H'碳投入X / Y输出
CLB快速进位逻辑
操作数输入（F1，F2 ，G1， G4）至C
OUT
加/减输入（ F3 ）到C
OUT
初始化输入（ F1 ， F3 ）到C
OUT
C
IN
通过函数发生器，以X / Y输出
C
IN
到C
OUT
，旁路功能的发电机。
时序延迟
时钟K至输出Q
建立时间时钟前
F / G输入
F / G利用H输入“
通过H1 C输入端
通过DIN C输入端
通过EC C输入端
通过S / R C的投入，持续低（无效）
C
IN
输入通过F / G'
C
IN
通过F / G'和H'输入
时钟后保持时间
F / G输入
F / G利用H输入“
通过H1 C输入端
通过DIN C输入端
通过EC C输入端
通过S / R C的投入，持续低（无效）
时钟
时钟高电平时间
时钟低电平时间
置位/复位直销
宽（高）
经由S / R C的投入，将高到Q延迟
主置位/复位*
宽度（高或低）
延迟从全局置位/复位净Q
符号
民
-4
最大
-3
最小最大
-2
最小值最大值单位
T
OPCY
T
ASCY
T
INCY
T
SUM
T
BYP
T
CKO
T
ICK
T
IHCK
T
HHCK
T
DICK
T
ECCK
T
RCK
T
CCK
T
CHCK
T
长江基建
T
CKIH
T
CKHH
T
CKDI
T
CKEC
T
CKR
T
CH
T
CL
T
乡郊小工程
T
RIO
T
MRW
T
MRQ
超前信息
T
国际劳工组织
T
IHO
T
HHO
2.0
3.6
2.9
ns
ns
ns
2.6
4.4
1.7
3.3
0.7
ns
ns
ns
ns
ns
2.4
ns
2.3
4.0
3.3
1.9
2.6
1.7
ns
ns
ns
ns
ns
ns
ns
ns
0
0
0
0
0
0
ns
ns
ns
ns
ns
ns
4.0
4.0
ns
ns
4.0
4.0
ns
ns
18.9
14.4
ns
ns
*时序是基于XC4005E 。对于其他设备看到XACT时间计算器。
4
QQ：2880707522 复制
