1
R
的Virtex -II Pro和的Virtex - II Pro X中FPGA平台：
完整的数据表
产品speci fi cation
DS083 （ V4.7 ） 2007年11月5日
0
模块1 ：
介绍和概述
10页
性能概要
概述
架构
IP核和参考支持
器件/封装组合和最大I / O
订购信息
模块三：
DC和开关特性
57页
电气特性
性能特点
开关特性
引脚到引脚输出参数指引
引脚对引脚输入参数指引
DCM时序参数
源同步开关特性
模块二：
功能说明
60页
功能说明：个RocketIO X千兆位级
收发器
功能描述： RocketIO千兆位
收发器
功能描述：处理器模块
功能描述：的PowerPC 405的核心
功能描述： FPGA
-
-
-
-
-
-
-
-
-
-
输入/输出模块（IOB ）
数控阻抗（ DCI ）
片上差分端接
可配置逻辑块（CLB ）
三态缓冲器
CLB /片配置
18 - KB块状SelectRAM 资源
18位x 18位乘法器
全局时钟多路复用器缓冲器
数字时钟管理器（ DCM ）
模块四：
引线的信息
302页
引脚德网络nitions
接脚分布表
-
-
-
-
-
-
-
-
-
-
FG256 / FGG256焊线细间距BGA封装
FG456 / FGG456焊线细间距BGA封装
FG676 / FGG676焊线细间距BGA封装
FF672倒装芯片精细间距BGA封装
FF896倒装芯片精细间距BGA封装
FF1148倒装芯片精细间距BGA封装
FF1152分别以倒装芯片精细间距BGA封装
FF1517倒装芯片精细间距BGA封装
FF1696倒装芯片精细间距BGA封装
FF1704倒装芯片精细间距BGA封装
路由
CON组fi guration
重要注意事项：
页，图和表格中的数字从1开始的每个模块，每个模块都有自己的版本
在最后的历史。使用PDF "Bookmarks"窗格，导航更方便本卷。
2002-2007 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定的品牌这里是赛灵思公司的商标。 PowerPC是
IBM公司和商标被授权使用。所有其他商标均为其各自所有者的财产。
DS083 （ V4.7 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
1
R
1
0
的Virtex -II Pro和的Virtex - II Pro X中FPGA平台：
介绍和概述
产品speci fi cation
DS083 （ V4.7 ） 2007年11月5日
中的Virtex -II Pro的/的Virtex - II Pro X中功能摘要
高性能FPGA平台解决方案，包括
- 最多20个RocketIO 或RocketIO的X嵌入式
千兆位级收发器（MGT ）
- 最多两个IBM的PowerPC RISC处理器模块
根据有关Virtex -II 平台FPGA技术
- 灵活的逻辑资源
- 以SRAM为基础的系统配置
- 主动互连技术
-
-
-
-
-
SelectRAM +存储器层次结构
专用的18位x 18位乘法器模块
高性能时钟管理电路
SelectI / O 技术 - 超
XCITE数控阻抗（ DCI） I / O
的Virtex - II Pro的/的Virtex - II Pro X中的家庭成员和资源
示于
表1中。
表1：
的Virtex - II Pro的/的Virtex - II Pro X中FPGA家庭成员
CLB （ 1 = 4片=
最大128比特）
逻辑
细胞
(2)
3,168
6,768
11,088
20,880
22,032
30,816
43,632
53,136
74,448
74,448
99,216
切片
1,408
3,008
4,928
9,280
9,792
13,696
19,392
23,616
33,088
33,088
44,096
马克斯颇
RAM （ KB）
44
94
154
290
306
428
606
738
1,034
1,034
1,378
块状SelectRAM +
18 KB的最大块
块RAM （ KB ）
12
28
44
88
88
136
192
232
328
308
444
216
504
792
1,584
1,584
2,448
3,456
4,176
5,904
5,544
7,992
DCM的
4
4
4
8
8
8
8
8
8
8
12
设备
(1)
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VPX20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VPX70
XC2VP100
注意事项：
1.
2.
3.
4.
的RocketIO
收发器
块
4
4
8
8
8
(4)
8
0
(3)
，8或12
0
(3)
或16
16或20
20
(4)
0
(3)
或20
PowerPC的
处理器
块
0
1
1
2
1
2
2
2
2
2
2
18 ×18位
倍增器
块
12
28
44
88
88
136
192
232
328
308
444
最大
用户
I / O焊盘
204
348
396
564
552
644
804
852
996
992
1,164
-7速度等级的器件不在工业级可用。
逻辑单元
≈
（1） 4输入LUT + （1） FF +卡里逻辑
这些设备可以在不RocketIO收发器的配置进行排序。看
表3
用于封装配置。
配备的RocketIO收发器X内核的Virtex - II Pro X器件。
的RocketIO X收发器功能（ XC2VPX20和XC2VPX70只）
变速全双工收发器（ XC2VPX20 ）
允许2.488 Gb / s的6.25 Gb / s的波特率传输速率。
- 包括使用各种具体的波特率
标准，如在列
表4 ，模块2 。
定速全双工收发器（ XC2VPX70 ）
运行在4.25 Gb / s的波特率传输速率。
八，在FPGA二十收发器模块，
这取决于设备
单片时钟合成和时钟恢复
- 消除了对外部元件
自动锁定到参考作用
可编程串行输出差分摆幅
- 200 mV到1600 mV时，峰峰值
- 允许与其它串行系统的兼容性
电压等级
可编程预加重等级0至500 ％
电信/数据通信支持模式
- "x8"和"x10"时钟/数据路径
- 64B / 66B时钟支持
2002-2007 Xilinx公司保留所有权利。 XILINX ， Xilinx标，品牌窗口，并包含其他指定的品牌这里是赛灵思公司的商标。 PowerPC是
IBM公司和商标被授权使用。所有其他商标均为其各自所有者的财产。
DS083 （ V4.7 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4个模块1
1
R
的Virtex -II Pro和的Virtex - II Pro X中的FPGA平台：介绍和概述
内部环回模式的可操作性测试
可编程逗点探测
- 允许任何协议
- 可以探测到任何10位字符
8B / 10B和64B / 66B编码块
可编程接收器均衡
内部交流耦合
片内50Ω端接
- 消除了对外部端接
电阻器
前后驱动程序串行和并行TX到RX
个RocketIO收发器功能（除了XC2VPX20和XC2VPX70 ）
全双工串行收发器（ SERDES ）可
波特率从600 Mb / s到3.125 Gb / s的
100 Gb / s的全双工数据速率（ 20信道）
单片时钟合成和时钟恢复（CDR）
光纤通道， 10G光纤通道，千兆以太网，
10千兆附接单元接口（ XAUI ） ，并
InfiniBand兼容收发器
8位，16位或32位可选内置FPGA接口
8B / 10B编码器和解码器（可选）
50Ω / 75Ω的片上可选择的发送和接收
终端
可编程逗点探测
信道绑定的支持（从2到20频道）
通过插入/删除字符速率匹配
四级可选的预加重
输出电压差五个等级
每通道内部环回模式
收发器2.5V电源电压
的PowerPC RISC处理器模块功能（除了XC2VP2 ）
内置300 + MHz的哈佛架构座
低功耗： 0.9毫瓦/兆赫
五个阶段的数据通路管道
硬件乘法/除法单元
第三个32位通用寄存器
16 KB的两路组相联指令缓存
16 KB的两路组相联数据缓存
存储器管理单元（ MMU ）
- 64项统一转换旁视缓冲器（ TLB ）
- 可变页面大小（ 1 KB到16 MB ）
专用的片上存储器（ OCM ）接口
支持IBM的CoreConnect 总线架构
调试和跟踪支持
定时器设施
的Virtex -II Pro平台FPGA技术（所有设备）
SelectRAM +存储器层次结构
- 截至兆真8双口RAM中18Kb模块
SelectRAM +资源
- 截至分布式SelectRAM到1378 KB +
资源
- 高性能的接口的外部存储器
算术函数
- 专用18位x 18位乘法器模块
- 快速先行进位逻辑链
灵活的逻辑资源
- 高达88192内部寄存器/锁存器时钟
启用
- 高达88192查找表（LUT）或级联
变量（1到16位）的移位寄存器
- 宽多路复用器和宽输入功能的支持
- 横向级联链和萨姆 - -产品
支持
- 内部三态总线连接
高性能时钟管理电路
- 最多12个数字时钟管理器（ DCM ）模块
·
精确的时钟去歪斜
·
·
灵活的频率综合
高分辨率的相移
- 16个全局时钟多路复用缓冲器中的所有部分
主动互连技术
- 第四代分段路由结构
- 快速，可预测的路由延迟，独立
扇出
- 深亚微米的抗噪性能的好处
的SelectIO 技术 - 超
- 多达1,164个用户I / O的
- 二十个单端标准和
10个鉴别标准
- 可编程LVCMOS汇/源电流（ 2毫安
至24 mA ），每个I / O
- XCITE数控阻抗（ DCI） I / O
- PCI / PCI - X支持
(1)
- 差分信号
·
840 Mb / s的低电压差分信号I / O
（LVDS）与电流模式驱动
·
片上差分端接
·
总线LVDS I / O
1.参考
XAPP653
了解更多信息。
DS083 （ V4.7 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4个模块1
2
R
的Virtex -II Pro和的Virtex - II Pro X中的FPGA平台：介绍和概述
- 回读功能
支持赛灵思基金会和联盟
系列开发系统
- 综合的VHDL和Verilog设计流程
- 的ChipScope 集成逻辑分析仪
与90纳米0.13微米九层铜工艺
高速晶体管
1.5V (V
CCINT
）核心供电， 2.5V专用
V
CCAUX
辅助和V
CCO
I / O电源
IEEE 1149.1兼容的边界扫描逻辑支持
倒装芯片和引线键合球栅阵列（ BGA ）
包装标准1.00毫米间距。
可提供无铅焊线BGA器件
包装（ www.xilinx.com/pbfree ）
每个设备100 ％出厂测试
·
·
超传输（ LDT ）， I / O与当前的驱动程序
缓冲器
内置DDR输入和输出寄存器
自主知识产权的高性能SelectLink
技术赛灵思之间的通信
器件
·
高带宽数据路径
·
双倍数据速率（ DDR ）链接
·
基于网络的高密度脂蛋白的产生方法
基于SRAM的系统内配置
- 快速SelectMAP 配置
- 三重数据加密标准（ DES ）的安全性
选项（比特流加密）
- 符合IEEE 1532的支持
- 部分重配置
- 无限的可重编程
-
概述
在Virtex -II Pro和的Virtex - II Pro X中含有的家庭平台
是基于IP内核的设计形式FPGA和
自定义模块。该系列集成了千兆位级
收发器和PowerPC CPU块的Virtex -II Pro的
系列FPGA架构。它使完整的解决方案
用于电信，无线，网络，视频和
DSP应用。
在领先的0.13微米CMOS 9层铜亲
塞斯和Virtex -II Pro的架构是为高优化
性能设计，在很宽的密度范围。 Combin-
荷兰国际集团多种灵活的功能和IP内核，该
的Virtex - II Pro系列增强了可编程逻辑设计
能力，是一种强大的替代掩模，亲
编程门阵列。
块状SelectRAM +内存模块提供大
真双端口RAM 18 KB的存储元件。
嵌入式乘法器模块的18位× 18位
专用乘法器。
数字时钟管理器（ DCM）模块提供
自校准，对于时钟的全数字解
配送延迟补偿，时钟乘法
和分裂，粗粒度和细粒度时钟相位
换挡。
新一代可编程布线资源被称为
主动互连技术互连所有这些元素
求。通用布线矩阵（ GRM ）是rout-数组
荷兰国际集团开关。每个可编程元件被连接到一个
切换矩阵，从而允许多个连接到一般
路由矩阵。总体可编程互连
分层并支持高速设计。
所有可编程元件，包括路由
资源，被存储在静态存储器中的值控制
细胞。这些值时，在存储器单元加载
配置，可重新加载修改功能
的可编程元件。
架构
阵列概述
的Virtex -II Pro和的Virtex - II Pro X器件是由用户编程
各种配置元素梅布尔门阵列和
对于高密度和高per-优化的嵌入式块
formance的系统设计。的Virtex -II Pro器件实现
以下功能：
嵌入式高速串行收发器实现数据
比特率高达3.125 Gb / s的每通道（个RocketIO ）或
6.25 Gb / s的（个RocketIO X） 。
嵌入式IBM的PowerPC 405 RISC处理器模块
提供的性能高达400 MHz 。
的SelectIO -超块之间提供接口
封装引脚和内部可配置逻辑。最
流行和前沿的I / O标准支持
由可编程的IOB 。
可配置逻辑块（CLB ）提供的功能
对于组合和同步逻辑单元，
包括基本的存储元件。 BUFTs （ 3态
缓冲区），每个CLB元件驱动相关
专用分割的水平布线资源。
特点
本节简要介绍的Virtex - II Pro的/的Virtex - II Pro X中
功能。有关详细信息，请参阅
的Virtex -II Pro和
的Virtex - II Pro X中的FPGA平台：功能描述。
的RocketIO /个RocketIO MGT X内核
该RocketIO的和的RocketIO X千兆位级收发器
是柔性的并行至串行和串行至并行嵌入
用于高带宽DED收发器内核内部连接
公交车，背板或其他子系统之间的重刑。
在FPGA中的多个用户实例是可能的，
提供高达100 Gb / s的（ RocketIO的）或170 Gb / s的
（个RocketIO X）的全双工原始数据传输。每个通道
可以以最大数据传输速率进行操作
3.125 Gb / s的（个RocketIO ）或6.25 Gb / s的（个RocketIO X） 。
DS083 （ V4.7 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4个模块1
3
R
的Virtex -II Pro和的Virtex - II Pro X中的FPGA平台：介绍和概述
分开的指令和数据高速缓存单元，既
两路组相联和非阻塞
- 每个高速缓存行八字（32个字节）
- 16 KB数组指令缓存单元（ ICU ） ， 16 KB
阵列数据高速缓存单元（ DCU ）
- 在指令高速缓存行填充操作数转
- 复制回或直写DCU策略
- 从缓存中双字取指令提高了
分支延迟
虚拟模式的存储器管理单元（MMU）
- 4 GB的逻辑地址空间的转换成
物理地址
- 页面替换策略控制软件
- 支持多个同时的页面大小不等
从1 KB到16 MB
OCM控制器之间提供专用接口
块状SelectRAM +存储器和处理器模块
高速存取指令和数据路径
PowerPC的定时器设施
- 64位时基
- 可编程间隔定时器（ PIT ）
- 固定间隔定时器（ FIT ）
- 看门狗定时器（ WDT ）
调试支持
- 内部调试模式
- 外部调试模式
- 调试等待模式
- 实时跟踪调试模式
- 增强的调试支持使用逻辑运算符
- 指令跟踪和追溯的支持
- 向前或向后跟踪
两个硬件中断级支持
高级电源管理支持
-
每个RocketIO的或的RocketIO X的核心，实现以下
技术：
串行器和解串器（SERDES ）
单片时钟合成和时钟恢复（CDR）
10千兆连接单元接口（ XAUI ），光纤
通道（ 3.1875 Gb / s的XAUI ）的Infiniband ， PCI Express的，
极光， SXI -5（ SFI- 5 / SPI -5），和OC- 48
兼容性
(1)
8位/ 16位/ 32位（个RocketIO ）或8位/ 16 /32/ 64位（个RocketIO X）
可选的FPGA接口
8B / 10B （个RocketIO ）或8B / 10B和64B / 66B
（个RocketIO X）编码器和解码器旁路
每个通道上的选项
通道绑定的支持（ 220频道）
- 弹性缓冲器芯片间纠偏和
通道与通道之间的对准
高达接收机时钟恢复宽容
75个非过渡位
50Ω （个RocketIO X）或50Ω / 75Ω可选（个RocketIO ）
片上的发射和接收终端
可编程逗点检测和字对齐
通过插入/删除字符速率匹配
自动锁定到参考作用
可编程预加重的支持
每信道的串行和并行的发射机 - 接收机
内部环回模式
可选的发送和接收的数据反转
循环冗余码校验的支持（仅的RocketIO ）
的PowerPC 405处理器模块
该PPC405 RISC CPU可以在一个可持执行指令
的每个周期一个指令tained率。片上指令
和数据缓存降低设计复杂性并提高系
统吞吐量。
该PPC405功能包括：
的PowerPC RISC CPU
- 实现了PowerPC的用户指令集
架构（ UISA ）和扩展的嵌入式
应用
- 三十二个32位通用寄存器（GPR ）
- 静态分支预测
- 五级流水线与单周期执行
大多数指令，包括加载/存储
- 缓存不对齐和排列加载/存储的支持，
主存储器和片上存储器
- 硬件乘法/除法更快的整数
算术（ 4周期乘法， 35周期鸿沟）
- 增强的串并多字的处理
- 大/小端运营支撑
存储控制
输入/输出模块（IOB ）
IOB可编程和可分类如下：
使用可选的单倍数据速率输入块（ SDR ）或
双倍数据速率（ DDR ）寄存器
具有可选SDR或DDR寄存器的输出块
直接驱动一个可选的三态缓冲器或
通过SDR或DDR寄存器
双向块（输入和输出的任意组合
CON连接gurations ）
这些寄存器是边沿触发的D型触发器
或电平敏感锁存器。
IOB支持以下单端I / O标准：
LVTTL ， LVCMOS （ 3.3V ，
(2)
2.5V ，1.8V和1.5V ）
PCI -X兼容的（ 133兆赫和66兆赫） ，在3.3V
(3)
符合PCI标准（ 66 MHz和33 MHz）的电压为3.3V
(3)
GTL和GTLP
1.参考
表4 ，模块2
有关的RocketIO和RocketIO的X收发器兼容的协议的详细信息。
2.参考
XAPP659
了解更多信息。
3.参考
XAPP653
了解更多信息。
DS083 （ V4.7 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4个模块1
4
<BL Blue>
R
Platform Flash在系统
可编程配置
PROM的
产品speci fi cation
DS123 （ V2.9 ） 2006年5月9日
0
特点
在系统可编程PROM中的配置
赛灵思FPGA
低功耗先进的CMOS NOR闪存工艺
20,000编程/擦除周期耐力
工作在整个工业温度范围
（ -40℃至+ 85℃）
IEEE标准1149.1 / 1532边界扫描（ JTAG ）
支持程序设计，原型设计和测试
标准FPGA的JTAG命令启动
CON组fi guration
级联存储较长或多个比特流
专用边界扫描（ JTAG ） I / O电源
(V
CCJ
)
I / O引脚兼容电压等级从
1.5V至3.3V
设计支持使用Xilinx ISE联盟和
基金会ISE系列软件包
XCF01S/XCF02S/XCF04S
3.3V电源电压
系列FPGA配置界面（最多33兆赫）
可在小尺寸的VO20和VOG20
包。
1.8V电源电压
串行或并行FPGA配置接口
（高达33 MHz）的
可在小尺寸VO48 ， VOG48 ， FS48 ，
和FSG48包
设计修改技术实现了存储和
访问多个设计修订的
CON组fi guration
内置的数据解压缩兼容赛灵思
先进的压缩技术
XCF08P/XCF16P/XCF32P
表1：
平台上的Flash PROM特点
设备
密度
V
CCINT
V
CCO
范围
V
CCJ
范围
套餐
节目
在系统
通过JTAG
串行
CONFIG 。
并行
CONFIG 。
设计
Revisioning
压缩
XCF01S
XCF02S
XCF04S
XCF08P
XCF16P
XCF32P
1兆位
2兆位
4兆位
8兆位
16兆位
32兆位
3.3V
3.3V
3.3V
1.8V
1.8V
1.8V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.8V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
1.5V – 3.3V 2.5V – 3.3V
VO20/VOG20
VO20/VOG20
VO20/VOG20
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
VO48/VOG48
FS48/FSG48
描述
赛灵思推出平台的Flash一连串的系统
可编程配置PROM 。可在1到32
兆位（兆位）的密度，这些PROM中提供
易于使用，具有成本效益，并且可重新编程的方法
用于存储大量的Xilinx FPGA配置比特流。该
平台闪存PROM系列包括两个3.3V
XCFxxS PROM和1.8V XCFxxP PROM 。该XCFxxS
版本包括4兆位， 2 - Mb和1兆位PROM的那
支持主串行和从串行FPGA配置
模式（图
1 ，第2页） 。
该XCFxxP版本包括
支持主站32兆位， 16兆位，和8兆比特PROM的
串行，从串行，主动SelectMAP和从
SelectMAP FPGA配置模式（图
2 ，第2页） 。
的平台闪存PROM家人摘要
并且支持的功能显示在
表1中。
2003-2006 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
PowerPC是IBM公司的商标。所有其他商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
1
R
Platform Flash在系统可编程配置PROM
CLK
CE
OE /复位
TCK
TMS
TDI
TDO
控制
和
JTAG
接口
数据
内存
地址
数据
串行
接口
首席执行官
数据（ D0 ）
串行模式
CF
ds123_01_30603
图1：
XCFxxS平台闪存PROM框图
FI
CLK
CE
EN_EXT_SEL
OE /复位
忙
OSC
解压缩器
TCK
TMS
TDI
TDO
CLKOUT
控制
和
JTAG
接口
数据
地址
内存
数据
串行
or
并行
接口
首席执行官
数据（ D0 ）
（串行/并行模式）
D[1:7]
（并行模式）
CF
REV_SEL [1 ：0]的
ds123_19_122105
图2：
XCFxxP平台闪存PROM框图
当FPGA在主串模式下，它会产生一个
配置时钟驱动PROM 。具有CF的高，一
CE和OE启用后，存取时间短，数据
可在PROM的数据（ D0）销连接到
FPGA的DIN引脚。新的数据是可用很短的访问
之后的每个时钟上升沿的时间。在FPGA生成
时钟脉冲的适当数目，完成
配置。
当FPGA处于从串行模式下， PROM和
FPGA都时钟由外部时钟源，或
可选的只有XCFxxP PROM ， PROM的可
用来驱动FPGA的配置时钟。
该XCFxxP版本的平台的Flash PROM也
支持主动SelectMAP和从动SelectMAP （或
从并行） FPGA配置模式。当FPGA
在主SelectMAP模式下，FPGA生成
配置时钟驱动PROM 。当FPGA
是从SelectMAP模式，无论是外部振荡器
将生成的配置时钟驱动存储器PROM和
在FPGA ，或任选的XCFxxP PROM可用于
驱动FPGA的配置时钟。繁忙和低
CF高， CE和OE启用后，数据可在
DS123 （ V2.9 ） 2006年5月9日
在PROM的数据（D0 - D7 ）引脚。新的数据是可用
之后的每个时钟上升沿短的存取时间。该数据是
时钟到FPGA上的下一个上升沿
CCLK 。一个自由运行的振荡器可以在从使用
并行/从SelecMAP模式。
该XCFxxP版本的平台的Flash PROM的规定
额外的高级功能。内置的数据解压缩
支持利用压缩PROM的文件，并设计
修订允许多个设计修改存储在
一个PROM或存储在多个PROM中。设计
revisioning ，外部引脚或内部控制位来
选择活动的设计修改。
多平台闪存PROM设备可级联
支持在需要时较大的配置文件
针对大型FPGA器件或针对多个FPGA
菊花链方式连接在一起。当利用先进
特点为XCFxxP平台的Flash PROM ，如
设计修订，其中编程跨度级联文件
PROM器件只能用于级联链被创建
只包含XCFxxP PROM中。如果高级XCFxxP
功能没有启用，那么级联链可
包括XCFxxP和XCFxxS PROM中。
www.xilinx.com
2
R
Platform Flash在系统可编程配置PROM
该平台的Flash PROM的与所有现有的FPGA器件系列的兼容。赛灵思FPGA的参考名单，
相应的兼容平台的Flash PROM中给出了
表2中。
平台闪存PROM和他们的能力的名单
在给定的
表3 ，第4页。
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
FPGA
的Virtex - 5 LX
XC5VLX30
XC5VLX50
XC5VLX85
XC5VLX110
XC5VLX220
XC5VLX330
的Virtex- 4 LX
XC4VLX15
XC4VLX25
XC4VLX40
XC4VLX60
XC4VLX80
XC4VLX100
XC4VLX160
XC4VLX200
的Virtex- 4 FX
XC4VFX12
XC4VFX20
XC4VFX40
XC4VFX60
XC4VFX100
XC4VFX140
的Virtex- 4 SX
XC4VSX25
XC4VSX35
XC4VSX55
的Virtex - II Pro X中
XC2VPX20
XC2VPX70
的Virtex -II Pro的
XC2VP2
XC2VP4
XC2VP7
XC2VP20
XC2VP30
XC2VP40
XC2VP50
XC2VP70
XC2VP100
1,305,376
3,006,496
4,485,408
8,214,560
11,589,920
15,868,192
19,021,344
26,098,976
34,292,768
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
XCF32P
(2)
8,214,560
26,098,976
XCF08P
XCF32P
9,147,648
13,700,288
22,749,184
XCF16P
XCF16P
XCF32P
4,765,568
7,242,624
14,936,192
21,002,880
33,065,408
47,856,896
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF16P
4,765,568
7,819,904
12,259,712
17,717,632
23,291,008
30,711,680
40,347,008
51,367,808
XCF08P
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P
XCF32P+XCF08P
XCF32P+XCF32P
8,374,016
12,556,672
21,845,632
29,124,608
53,139,456
XCF08P
XCF16P
XCF32P
XCF32P
XCF32P+XCF32P
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
的Virtex-II
(3)
XC2V40
XC2V80
XC2V250
XC2V500
XC2V1000
XC2V1500
XC2V2000
XC2V3000
XC2V4000
XC2V6000
XC2V8000
的Virtex -E
XCV50E
XCV100E
XCV200E
XCV300E
XCV400E
XCV405E
XCV600E
XCV812E
XCV1000E
XCV1600E
XCV2000E
XCV2600E
XCV3200E
VIRTEX
XCV50
XCV100
XCV150
XCV200
XCV300
XCV400
XCV600
XCV800
XCV1000
Spartan-3E
XC3S100E
XC3S250E
XC3S500E
581,344
1,352,192
2,267,136
XCF01S
XCF02S
XCF04S
559,200
781,216
1,040,096
1,335,840
1,751,808
2,546,048
3,607,968
4,715,616
6,127,744
XCF01S
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
630,048
863,840
1,442,016
1,875,648
2,693,440
3,430,400
3,961,632
6,519,648
6,587,520
8,308,992
10,159,648
12,922,336
16,283,712
XCF01S
XCF01S
XCF02S
XCF02S
XCF04S
XCF04S
XCF04S
XCF08P
XCF08P
XCF08P
XCF16P
XCF16P
XCF16P
360,096
635,296
1,697,184
2,761,888
4,082,592
5,659,296
7,492,000
10,494,368
15,659,936
21,849,504
29,063,072
XCF01S
XCF01S
XCF02S
XCF04S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF32P
XCF32P
CON组fi guration
流
平台上的Flash PROM
(1)
CON组fi guration
流
平台上的Flash PROM
(1)
79704832 XCF32P + XCF32P + XCF16P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
3
R
Platform Flash在系统可编程配置PROM
表2：
Xilinx FPGA和兼容的平台的Flash
PROM的
（续）
FPGA
XC3S1200E
XC3S1600E
Spartan-3L
XC3S1000L
XC3S1500L
XC3S5000L
Spartan-3
XC3S50
XC3S200
XC3S400
XC3S1000
XC3S1500
XC3S2000
XC3S4000
XC3S5000
的Spartan- IIE
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
的Spartan- II
XC2S15
XC2S30
XC2S50
XC2S100
XC2S150
XC2S200
注意事项：
1.
2.
3.
如果设计修订或其他高级功能的支持
需要时， XCFxxP可以作为一种替代
XCF01S ， XCF02S ，或XCF04S 。
假设使用的压缩。
最大可能的Virtex-II比特流大小来指定。参考
与Virtex -II用户指南关于bitgen选项的信息
影响比特流的大小。
程序设计
在系统编程
在系统可编程的PROM可编程
单独或两个以上的可以菊花链连接在一起
并通过标准的4针JTAG在系统编程
协议中所示
网络连接gure 3 。
在系统编程
提供快速，高效的设计迭代和消除
不必要的包裹处理和管座。该
编程数据序列被输送到装置
无论是采用Xilinx公司的iMPACT软件和赛灵思下载
电缆，一个第三方的JTAG开发系统，一
JTAG兼容板测试仪，或一个简单的微处理器
接口仿真JTAG指令序列。该
iMPACT软件能同时输出串行矢量格式（ SVF ）
文件与任何工具的使用接受SVF格式，包括
自动测试设备。在系统内编程，
首席执行官输出驱动为高电平。所有其他输出都在举行
高阻抗状态，或在在钳位电平举行
在系统编程。在系统编程是完全
横跨推荐的工作电压支撑并
温度范围。
CON组fi guration
流
3,832,320
5,957,760
3,223,488
5,214,784
13,271,936
439,264
1,047,616
1,699,136
3,223,488
5,214,784
7,673,024
11,316,864
13,271,936
630,048
863,840
1,134,496
1,442,016
1,875,648
2,693,440
3,961,632
197,696
336,768
559,200
781,216
1,040,096
1,335,840
平台上的Flash PROM
(1)
XCF04S
XCF08P
XCF04S
XCF08P
XCF16P
XCF01S
XCF01S
XCF02S
XCF04S
XCF08P
XCF08P
XCF16P
XCF16P
XCF01S
XCF01S
XCF02S
XCF02S
XCF02S
XCF04S
XCF04S
V
CC
XCF01S
GND
XCF01S
XCF01S
XCF01S
XCF01S
XCF02S
(a)
(b)
DS026_02_082703
图3：
JTAG在系统编程操作
（一）焊接设备到PCB
（二）计划使用下载电缆
OE /复位
1/2/4兆位XCFxxS平台的Flash PROM的在系统
规划算法导致发行内部的
设备复位，导致OE / RESET脉冲低电平。
外部编程
赛灵思可重新编程的PROM ，也可以通过编程
赛灵思MULTIPRO桌面工具或第三方设备
程序员。这提供了使用的附加的灵活性
具有在系统可编程预编程的设备
选项为今后的改进和设计变更。
表3：
平台上的Flash PROM容量
平台
闪存PROM
XCF01S
XCF02S
XCF04S
CON组fi guration
位
平台
闪存PROM
CON组fi guration
位
8,388,608
16,777,216
33,554,432
1,048,576 XCF08P
2,097,152 XCF16P
4,194,304 XCF32P
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
4
R
Platform Flash在系统可编程配置PROM
操作。对于XCFxxS PROM ，读保护
安全位被置为整个设备，并重新读
保护安全位需要擦除整个设备。为
在XCFxxP PROM的读保护安全位可设置
对于个性化的设计修改，并重新读
保护位要求删除特定的设计修改。
可靠性和耐用性
赛灵思在系统可编程产品提供
20000保证耐力水平系统
编程/擦除周期和20的最小数据保持
年。每个器件满足所有的功能，性能和
在此忍耐极限数据保存规范。
写保护
设计安全性
赛灵思在系统可编程平台闪存PROM
器件集成了先进的数据安全功能，以充分
防止未经授权的FPGA编程数据
通过JTAG读取。该XCFxxP PROM的也可以是
编程以防止意外的写入通过JTAG 。
表4
和
表5
显示可用的安全设置
在XCFxxS PROM和XCFxxP PROM ，分别。
该XCFxxP PROM设备还允许用户编写
保护（或锁定），特定的设计修改，以防止
无意擦除或编程操作。一旦设定，
写保护安全位为个性化的设计修改
必须复位（使用UNLOCK命令后面
ISC_ERASE命令）擦除或编程前
就可以执行操作。
表4：
XCFxxS设备数据安全选项
读保护
读保护安全位可以由用户来设定
防止内部编程模式被读取或
通过JTAG复制。读保护并不妨碍写
表5：
XCFxxP设计修订数据安全选项
读保护
复位（默认）
复位（默认）
SET
SET
读保护
复位（默认）
SET
读取/验证
抑制
节目
抑制
抹去
抑制
写保护
复位（默认）
SET
复位（默认）
SET
读取/验证
抑制
抑制方案
擦除抑制的
IEEE 1149.1边界扫描（ JTAG ）
该平台闪存PROM系列是与IEEE兼容
1149.1边界扫描标准和IEEE 1532
在系统配置标准。测试访问端口（TAP ）
并提供寄存器，支持所有必要的边界
扫描的指令，以及许多可选的
由IEEE标准规定的说明。 1149.1 。此外，该
JTAG接口用于实现在系统编程
商（ISP） ，以方便配置，擦除和验证
操作平台的Flash PROM设备上。
表6
第6页
列出了必需的和可选的边界扫描
在平台闪存PROM中支持的指令。参考
以IEEE标准。 1149.1规范的完整
的边界扫描体系结构的描述和所要求的
和可选说明。
注意！
该XCFxxP JTAG TAP暂停状态是不完全符合
在JTAG 1149.1规范。如果一个JTAG移位操作的暂时停顿
要求，则停止JTAG TCK时钟和维护中的JTAG TAP
JTAG移位IR或Shift -DR TAP状态。不要过渡XCFxxP JTAG TAP
通过JTAG暂停IR或暂停-DR TAP状态暂时暂停
JTAG移位操作。
指令寄存器
指令寄存器（ IR）为平台闪存PROM
的指令期间被连接到TDI和TDO之间
扫描序列。在准备的指令扫描
序，指令寄存器的并行加载了
固定指令捕捉模式。这个图案被移出
到TDO （ LSB在前），在指令移入
指令寄存器从TDI 。
XCFxxS指令寄存器（ 8位宽）
的指令寄存器（IR ）的XCFxxS PROM是8
位宽，并且在一个连接TDI和TDO之间
指令扫描序列。的详细组成
指令俘获模式中示出
表7中，第6页。
该指令捕捉模式移出XCFxxS的
装置包括红外[7：0 ] 。 IR [ 7：5]是保留位，并且设置
至逻辑0。该控制器状态字段，红外[4]，包含逻辑1，如果
该设备是目前在系统配置（ ISC ）
模式;否则，它包含逻辑0的安全字段，
IR [3]，包含逻辑1，如果该设备已经被编程
在安全选项打开的情况;否则，它包含
DS123 （ V2.9 ） 2006年5月9日
www.xilinx.com
5
QQ：2880707522 复制
