A
PPLICATION
N
OTES
A V A I L A B L E
X88C75
AN62 AN64
E
AN66
SLIC
2
SLIC
X88C75 SLIC
E
2
Microperipheral
端口扩展器和
E
2
内存
高性能CMOS
- 快速访问时间，为120ns
- 低功耗
60毫安活动
100
待机
PDIP ， PLCC和TQFP封装可用
描述
该X88C75 SLIC是一个高度集成的外围设备的
在80C51系列单片机。该器件英特
炉排8K字节的5V字节可变非易失性存储器，
两个双向8位端口， 16个通用寄存器
TER值，可编程内部地址译码和一
复用的地址和数据总线。
5V的字节可变非易失性存储器可用于
作为程序存储器，数据存储器，或其组合
两者。所述存储器阵列被分成两4K字节
可进行读访问节一节
而在写操作正在进行中的其它
部分。非易失性存储器还具有软件
数据保护，以保护功率时的内容
转换，以及先进的块保护寄存器
特点
高度集成的微控制器外设
-8K ×8 ê
2
内存
-2个8位通用双向I / O端口
-16个8位通用寄存器
-Integerated中断控制器模块
- 内部可编程地址译码
自卸集成代码（ SLIC ）
- 酮片BIOS和引导装载程序
-IBM /基于PC的接口软件（ XSLIC ）
并行读取写入工作中
- 双平面架构
隔离飞机之间的读/写功能
允许连续执行代码从
一个平面上，而写在另一架飞机
- 复用的地址/数据总线
- 直接接口80C51受欢迎的家庭
微控制器
软件数据保护
-protect整个阵列在上电/掉电
块锁数据保护
- 设置写入锁定在1K块
切换位投票
销刀豆网络gurations
DIP
RESET
A12
WC
PSEN
STRA
A15
NC
A14
A13
PA7
PA6
PA5
PA4
PA3
PA2
PA1
PA0
NC
A/D0
A/D1
A/D2
A/D3
A/D4
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
X88C75
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VCC
WR
ALE
PLCC
TQFP
STRA
PSEN
RESET
VCC
A15
A12
WC
WR
ALE
A8
A9
A11
NC
IRQ
STRB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
NC
RD
A10
CE
A/D7
A/D6
A/D5
2887 ILL F01
2887 ILL F01
指数
角落
A14
A13
PA7
PA6
PA5
PA4
PA3
6
7
8
9
10
11
12
13
33
5
4
3
2
1 44 43 42 41 40
39
38
37
A11
IRQ
STRB
PB7
PB6
PB5
PB4
PB3
PB2
PB1
PB0
A8
A10
A9
4
X88C75
SLIC
36
35
34
33
32
31
30
29
PA2
PA1
PA0
A/D0
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
A/D1
A/D2
A/D3
A/D4
VSS
A/D5
A/D6
A/D7
RD
CE
2887 ILL F02.4
并发读取写入工作中，块锁定和
SLIC
E
2
注册Xicor公司， Inc.的商标。
Xicor公司，公司1994年， 1995年， 1996年专利待定
2887-2.5 97年4月11日T0 / C0 / D1 SH
1
特性如有变更，恕不另行通知
X88C75 SLIC
E
2
授权服务中心） 。块保护CON-
成形被存储在一个非易失性寄存器，以确保
该配置数据将保持后的
设备掉电。
该X88C75写控制输入端，作为外部
在完成先前启动页面的控制
负载循环。
该X88C75还采用了行业标准的5V ê
2
如字节或页写模式记忆特性
和触发位投票。
读
前高后在ALE低过渡锁存地址;
该数据将在AD引脚输出后，无论是
RD
or
PSEN
变低（吨
RDLV
).
写
写被锁定的地址进行
ALE下降的边缘。该
WR
正在为低电平之后
有效数据被呈现在AD
0
-AD
7
销。该
数据将被锁存到X88C75的上升沿
of
WR 。
页写操作
该X88C75支持页面模式写操作。这
允许微控制器写入从1到32
数据到X88C75的字节。中的每一单个的写
页写操作必须符合字节写
定时要求。的下降沿
WR
启动
计时器延迟内部编程周期为100μs ：
因此，每一个连续的写操作必须开始
内写入的最后一个字节的为100μs 。波形
第4页上示出的顺序和定时
要求。
引脚说明
引脚名称
RESET
PSEN
STRA ， STRB
I / O
I
I
I / O
描述
RESET用于初始化静态内部寄存器和具有在E没有影响
2
内存操作
系统蒸发散。默认的活性水平是高的，但它可以在EEM的寄存器进行重新配置。
内容
2
存储器可以通过降低被读
PSEN
并同时持有
RD
和
WR
HIGH 。该
然后，设备在数据总线上放置（公元
7
-AD
0
） E的含量
2
存储在锁存的地址。
在STRA控制端口A和STRB控制端口B将端口配置为输入，一个有效的
在他们的选通引脚转换将在端口输入锁存到其端口数据寄存器中的数据存在
销。写入到输出端口的数据寄存器产生一固定宽度的脉冲在其对应
选通引脚。在输出引脚提供的输出数据保持有效，直到下一个数据被写入到
输出端口数据寄存器。
端口A的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR AWO位。在I / O方向位（ DIRA ）的CR用于选择端口AI / O模式。
端口B的I / O线的输出驱动器可以被配置为CMOS或使用漏极开路
在CR BWO位。在I / O方向位（ DIRB ）的CR用于选择BI / O端口模式。
非复用的高位地址总线输入的地址高字节。
复低位地址和数据总线。当ALE使得高地址锁存
到低电平的转换。
在一个字节/页写周期
WR
为低电平时
RD
保持高电平，数据被放置在
的数据总线。的上升沿
WR
将数据锁存到器件中。
该
RD
输入为低电平有效，用来读取或者电子内容
2
存储器或SFR在
锁存地址。两
PSEN
和
WR
信号必须HIGH期间举行
RD
对照读
操作。
该
IRQ
为漏极开路输出。它可以被配置为发信号锁存的新数据到任何的
端口和/或完成的E
2
内存内部写周期。
WC
输入有在写周期保持低电平。它可以被永久地连接到高电平，以
禁用写入到E
2
内存。服用
WC
以T HIGH之前
BLC
（为100μs ，从最后的时间延迟
写周期到内部编程周期的开始）将抑制写操作。
设备选择（ CE ）是低电平有效输入。这个信号已经被断言之前ALE高到
低的跳变，以便产生一个有效的内部设备选择信号。持此引脚为高电平，
ALE为低电平将器件置于待机模式。港口停留在任何时刻。
地址锁存使能输入用于锁存当前的地址线A上的地址
15
–A
8
和
AD
7
-AD
0
到器件中。该地址时， ALE转换从高电平变为低电平锁存。
2887 PGM T01.1
PA
7
-PA
0
PB
7
-PB
0
A
15
–A
8
AD
7
-AD
0
WR
RD
I / O
I / O
I
I / O
I
I
IRQ
WC
O
I
CE
I
ALE
I
3
X88C75 SLIC
E
2
数据保护
该X88C75提供了两个级别的数据保护
通过软件控制。有一个全球性的软件数据
类似的行业标准保护功能
E
2
PROM和一个新的块锁保护的写锁定
保护提供了二级数据安全
选项。
软件数据保护
软件数据保护（SDP）可以被用来
保护整个阵列，防止意外时写道：
上电/断电操作。该X88C75是
出厂带SDP启用。与SDP
启用时，无意中尝试写X88C75会
被阻止。
该系统仍然可以写入数据，但只有当写
操作（页面或字节）之前的3个字节的
命令序列。所有的写操作，这两个的COM
命令序列和任何数据写入操作必须
符合页面写入时序要求。
该SDP模式也随时启用的1
非易失性配置寄存器被修改。这些
包括写EE地图，地图SFR和业务流程再造。
图2.写作与SDP启用
AA
B2 B1 B0 P 555
A0
B2 B1 B0 P 555
图3.序列取消激活软件数据
保护
AA
B2 B1 B0 P 555
55
B2 B1 B0 P AAA
AA
B2 B1 B0 P 555
80
B2 B1 B0 P AAA
吨的延迟
WC
出口例程
2887 ILL F07
B2 B1 B0参考的A15 -A13
EEM中的寄存器设置
P =地址位的（ A12 ）
内存飞机没有被读取。
锁块写保护锁定
55
B2 B1 B0 P AAA
A0
B2 B1 B0 P 555
执行字节或
页写操作
吨的延迟
WC
该X88C75提供了数据安全性的第二个层次
被称为块锁保护的写锁定（或块
保护） 。这是通过将一个扩展访问
SDP命令序列。块保护允许用户
进入锁定状态写入到存储器1K ×8的块。与SDP
以防止意外的写入，但仍然可以很容易
系统访问写入内存，块保护的意志
闭锁的所有尝试，除非是专门用禁用
发出去激活序列。此功能可
用于在一个系统中，其中所设置的保护的一个更高的水平
存储器的一部分被用于存储在系统
内核并保护它免受应用程序
居住在其它的块。
2887 ILL F06
出口例程
B2 B1 B0参考的A15 -A13
EEM中的寄存器设置
P =地址位的（ A12 ）
更新内存飞机
设置写入锁定是通过写一个科幻VE-完成
字节的命令序列开放接入模块
保护寄存器（ BPR） 。第五字节被写入后，将
用户写入BPR ，选择哪一个块保护
或取消。所有的写操作，这两个命令
序和将数据写入到所述的BPR ，必须符合
到页写时序要求。应当指出的
5
QQ：2881677436 复制
