A
PPLICATION
N
OTE
A V A I L A B L E
AN63
X88C64
8051系列单片机兼容
SLIC
64K
X88C64
E
2
微外设
描述
8192 ×8位
特点
并行读
- 双平面架构
-Isolates读/写功能
平面之间
- 允许代码连续执行
从一个平面上，而写在
另一架飞机
复用的地址/数据总线
- 直接接口到热门8051系列
高性能CMOS
- 快速访问时间，为120ns
- 低功耗
-60mA活动最大
—500
待机最大
软件数据保护
块保护注册
-Individually设置写锁退房1K块
触发位投票
写检测 - 提早结束
页写模式
- 允许多达32个字节被写在
一个写周期
高可靠性
-Endurance ：100,000写周期
- 数据保存： 100年
该X88C64是8K ×8 ê
2
PROM与制造
先进的CMOS纹理聚浮栅技
术。该X88C64有复用的地址
和数据总线允许直接接口到各种
在EX-经营流行的单芯片微控制器
而不需要额外膨胀性复用模式
tional接口电路。
该X88C64在内部配置为两个indepen-
凹痕4K ×8的存储器阵列。此功能提供了
在一个执行非易失性存储器的更新能力
阵列和继续操作选自代码存储在
其他阵列;有效地消除了需要一种
对于代码存储辅助存储装置。
写入X88C64 ，三字节指令
顺序必须先字节（S ）被写入。该
X88C64还提供了第二代软件
所谓块保护的数据保护方案。块
保护可以提供对整个装置的写锁定
或选择1K的块。有八个1K ×8块
可以单独写保护的任意组合
按用户要求的国家。块保护，除
写控制输入，使不同细分
记忆中有不同程度的变性
在正常的系统操作。
工作原理图
WC
CE
WR
RD
PSEN
A8–A11
控制
逻辑
X
D
E
C
O
D
E
软件
数据
保护
A12
1K字节
1K字节
1K字节
1K字节
A12
M
U
X
1K字节
1K字节
1K字节
1K字节
A12
ALE
L
A
T
C
H
E
S
解码
I / O &地址锁存器和缓冲区
A/D0–A/D7
并行读
是Xicor公司，公司的商标。
Xicor公司，公司1994年， 1995年， 1996年专利待定
3867-1.5 96年7月9日T0 / C2 / D0 NS
3867 FHD F02
1
特性如有变更，恕不另行通知
X88C64
操作原理
该X88C64是一种高度集成的外围设备
各种各样的单芯片微控制器。该
X88C64提供的E 8K字节
2
PROM可以是
使用，也可以用于程序存储，数据存储，或
无论在系统中结合基于哈佛
（ 80XX ）架构。该X88C64采用了
接口电路通常需要控制解码
信号解复用的地址/数据总线，以亲
韦迪“无缝”接口。
对X88C64的接口输入被配置为使得
它可以直接将它们连接到合适的
合适的单芯片的接口信号
微控制器。在哈佛型系统中，读取
从芯片的数据是由控制的任一
PSEN
or
该
RD
信号，基本上映射到X88C64
无论是程序和数据存储器的地址映射。
该X88C64内部组织为两个独立的
的4K字节的内存与A面
12
输入选择 -
荷兰国际集团，其中存储器中的两个平面的是要
访问。当处理器执行代码出
一个平面内，写操作可以发生在其他
平面上，以便处理器继续执行的
在一个字节或页写代码了X88C64的
装置。
该X88C64还采用了先进的实施
该软件的数据保护方案，堪称座
保护，从而使该器件能够被分成8
1K字节独立的部分。每个节的
令可以进行写操作可以独立开启;
从而使该装置的某些部分是
保护，以便更新只能发生在一个受控
环境（例如，在汽车应用中，仅在
授权服务中心） 。所需的设置CON-
成形被存储在一个非易失性寄存器，保证了
配置数据将被保持在该装置是
断电。
该X88C64还设有一个写控制输入（ WC ） ，
它作为一个外部控制完成
一个先前启动的页面加载周期。
该X88C64还采用了行业标准
E
2
PROM的特性，如字节或页模式
编写和触发位投票。
设备操作
模式
混合程序/数据存储器
通过适当地分配的地址空间，一个单
X88C64可以用作两个程序和数据
内存。这将通过连接所有来实现
的8051控制输出到对应的输入端
的X88C64 。
在这种结构中，对存储器中的一个平面可以是
致力于为程序存储和另一架飞机
专用于数据存储。该数据存储可以是
通过支持块写保护锁定充分的保障。
典型用途
31
EA / VP
19
X1
18
X2
P0.0
P0.1
P0.2
P0.3
P0.4
P0.5
P0.6
P0.7
P2.0
P2.1
P2.2
P2.3
P2.4
PSEN
ALE
RD
WR
P2.7
80C31
39
38
37
36
35
34
33
32
21
22
23
24
25
29
30
17
16
7
8
9
10
11
13
14
15
21
20
17
19
2
5
6
22
18
23
16
A/D0
A/D1
A/D2
A/D3
A/D4
A/D5
A/D6
A/D7
A8
A9
A10
A11
A12
WC
PSEN
ALE
RD
WR
CE
24
VCC
X88C64
3867 FHD F03
程序存储器模式
该操作模式是只读的。该
PSEN
和
ALE
在X88C64的输入直接连接到
PSEN
和
单片机的ALE输出。该
RD
和
WR
输入高电平。
当ALE为高电平时， A / D
0
“A / D
7
AND A
8
–A
12
AD-
连衣裙流入设备。地址，无论是低
和高阶，被锁在ALE变为低电平
(V
IL
).
PSEN
将会进入低和T后
PLDV
有效数据
提出了在A / D
0
“A / D
7
销。
CE
必须是低
在整个操作过程。
3
X88C64
页写操作
而不管所采用的微控制器，该X88C64
支持页模式写操作。这允许
微控制器写入从1到32个字节的
数据到X88C64 。一个页面中的每一单个的写
写操作必须符合字节写时序
要求。的下降沿
WR
启动定时器
延缓内部编程周期为100μs 。 There-
前，每次连续写操作必须在开始
的最后一个字节的100μs的写入。下面的波形
说明的顺序和时序要求。
页写时序序列为
WR
控制操作
手术
BYTE 0
1个字节
2字节
最后字节
READ（ 1 ）（2）
TWC READY FOR后
下一次写操作
CE
ALE
A/D0–A/D7
艾因
DIN
艾因
DIN
艾因
DIN
艾因
DIN
艾因
DOUT
艾因
艾因
A8–A12
A12=n
A12=n
A12=n
A12=n
A12=x
ADDR
下一个地址
WR
PSEN （ RD ）
TBLC
TWC
3867 FHD F08
注意事项：
（ 1）在一个页面写周期A中的每个连续的写
5
–A
12
必须是相同的。
（2）虽然未示出，所述微控制器可交错读操作之间的单个字节的写入页面内
写操作。两种反应是可能的：
一。来自同一平面读取写入（A
12
的阅读= A
12
写的）实际上是一个触发位轮询操作。
B 。从相反的面读写入（A
12
的阅读
≠
A
12
）写的真实数据将被退回，便于使用的
单条内存组件的程序和数据存储。
5
QQ：2881677436 复制
