A

PPLICATION

N

OTES和

D

才有发展

S

变体系

A V A I L A B L E

AN62-64 AN66 AN68 XK88

X88C64 SLIC

E

2

80C51系列单片机兼容

64K

X88C64 SLIC

E

2

E

2

微外设

描述

8192 ×8位

特点

SLIC （自卸集成的代码）

网络固件

自动下载用户的软件进入

8051 Based系统

功能负载，验证和块保护

能力

转让波特率9600 ，在11MHz

并行读

- 双平面架构

-Isolates读/写功能

平面之间

- 允许代码连续执行

从一个平面上，而写在

另一架飞机

复用的地址/数据总线

- 直接接口到热门8051系列

块保护注册

-Individually设置写锁退房1K块

触发位投票

写检测 - 提早结束

页写模式

- 允许多达32个字节被写在

一个写周期

该X88C64 SLIC ê

2

是一个高度集成的电子

2

MICRO-

控制器外设结合位的功能

该X88C64组分与预加载的软性

洁具例程允许使用任何嵌入式系统

它升级，并通过串口下载软件

端口。这种自动装弹集成代码消除

需要开始编写固件到存储

设备在最初制造时。该SLIC

程序也大大方便了之后，又加载

quent版本的固件到系统中。

该SLIC程序由大约500个字节

的指令为8051 ，将初始化

微控制器和板载UART和下载

通过UART用户的软件。波特率

对于传输是9600基于一个晶体的频率

的11MHz 。数据传输是利用实现

专有格式称为XCOM 。 Xicor公司还拥有DE-

开发出来的程序的IBM PC和兼容机

所谓XSLIC ，这将转化为Intel Hex格式

文件到XCOM格式和程序上传到

X88C64 SLIC ê

2

.

该X88C64设备本身就是一个8K ×8 ê

2

舞会

制造与先进的CMOS纹理聚悬空

典型用途

目标系统

24

31

EA / VP

P0.0

P0.1

P0.2

P0.3

P0.4

P0.5

P0.6

P0.7

P2.0

P2.1

P2.2

P2.3

P2.4

PSEN

ALE

RD

WR

P2.7

39

38

37

36

35

34

33

32

21

22

23

24

25

29

30

17

16

7

8

9

10

11

13

14

15

21

20

17

19

2

5

6

22

18

23

16

A/D0

A/D1

A/D2

A/D3

A/D4

A/D5

A/D6

A/D7

A8

A9

A10

A11

A12

WC

PSEN

ALE

RD

WR

CE

V

CC

IBM PC

OR

兼容

19

X1

18

X2

P3.0

P3.1

RS232

DRIVERS

8051 μC家庭

X88C64 SLIC

E

2

6540 ILL F01.1

SLIC

E

2

并且并行读

是Xicor公司， Inc.的商标。

Xicor公司，公司1993年， 1995年， 1996年专利待定

6540-1.5 96年7月9日T0 / C1 / D0 NS

1

特性如有变更，恕不另行通知

X88C64 SLIC

E

2

ING门技术。该X88C64设有多

路开关连接地址和数据总线允许直接接口

面对各种流行的单芯片微控制器

没有在扩展复用模式下运行

需要额外的接口电路。

该X88C64在内部配置为两个indepen-

凹痕4K ×8的存储器阵列。此功能提供了

在一个执行非易失性存储器的更新能力

阵列和继续操作选自代码存储在

其他阵列;有效地消除了需要一种

对于代码存储辅助存储装置。

写信给X88C64 SLIC ê

2

，一个三字节的COM

命令序列必须先字节（S ）是令状

10 。这个序列称为软件数据保护

引脚配置

DIP / SOIC

防止数据或程序，由于信息的丢失

以在上电或加电疏忽造成的写周期

下来。该X88C64 SLIC ê

2

还提供了一个第二

堪称一代软件的数据保护方案

块保护。

块保护可以提供整个的写锁定

设备或选择1K的块。有8 1K ×8

可以单独写保护，任何块

用户所要求的组合。块保护，在

更多的写控制输入，允许不同

内存部分有不同程度的

变性在正常的系统操作。

有关X88C64硬件的详细信息

接口，咨询X88C64数据表。

引脚名称

符号

ALE

描述

地址锁存使能

输入地址/数据I / O

地址输入

读取输入

写输入

程序存储使能输入

芯片使能

写控制

地

电源电压

6540 PGM T01

NC

A12

NC

NC

WC

PSEN

A/D0

A/D1

A/D2

A/D3

A/D4

VSS

1

2

3

4

5

6

7

8

9

10

11

12

X88C64

24

23

22

21

20

19

18

17

16

15

14

13

VCC

WR

ALE

A8

A9

A11

RD

A10

CE

A/D7

A/D6

A/D5

A / D

0

“A / D

7

A

8

–A

12

RD

WR

PSEN

CE

WC

V

SS

V

CC

6540 FHD F02

2

X88C64 SLIC

E

2

订购信息

X88C64

设备

X

X

SLIC

温度范围

空白=商业= 0 ° C至+ 70°C

I =工业= -40 ° C至+ 85°C

M =军事= -55 ° C至+ 125°C

包

P = 24引脚塑封DIP

S = 24引脚SOIC

有限担保

由Xicor公司，公司销售的设备涵盖了出现在其职责只是销售的保修和专利保护条款。 Xicor公司，使得公司

没有任何明示，法定，隐含或有关规定的信息，或在此方面的描述自由描述

从专利侵权的设备。 Xicor公司，公司让适销性或为任何目的而不予保修。 Xicor公司，公司保留权利

停止生产，改变产品规格和价格在任何时间，恕不另行通知。

Xicor公司，公司对使用比电路体现在Xicor公司，公司产品以外的任何电路不承担任何责任。没有其他电路，专利

许可。

美国。专利

Xicor公司产品受以下一个美国专利的一个或多个： 4263664 ; 4274012 ; 4300212 ; 4314265 ; 4326134 ; 4393481 ;

4,404,475; 4,450,402; 4,486,769; 4,488,060; 4,520,461; 4,533,846; 4,599,706; 4,617,652; 4,668,932; 4,752,912; 4,829,482; 4,874,967; 4,883,976;

4980859 ; 5012132 ; 5003197 ; 5023694 。外国专利和其他专利正在申请中。

LIFE相关政策

在半导体元件故障可能危及生命的情况下，使用本产品系统设计应设计系统

适当的检错和纠错，冗余和备份功能，以防止这种情况发生。

Xicor公司的产品不授权用作生命支持设备或系统中的关键组件。

1.生命支持设备或系统指：（ a）打算通过外科手术移植到体内，或（b ）支持或维持生命的设备或系统，

而其不履行时，按照标示中提供的使用说明正确使用，可以合理预期

以产生一个显著伤害使用者。

2.关键部件是在生命支持设备或系统，其不履行可合理预期会导致失败的任何组件

生命支持设备或系统的，或影响其安全性或有效性。

3

A

PPLICATION

N

OTE

A V A I L A B L E

AN63

X88C64

8051系列单片机兼容

SLIC

64K

X88C64

E

2

微外设

描述

8192 ×8位

特点

并行读

- 双平面架构

-Isolates读/写功能

平面之间

- 允许代码连续执行

从一个平面上，而写在

另一架飞机

复用的地址/数据总线

- 直接接口到热门8051系列

高性能CMOS

- 快速访问时间，为120ns

- 低功耗

-60mA活动最大

—500

待机最大

软件数据保护

块保护注册

-Individually设置写锁退房1K块

触发位投票

写检测 - 提早结束

页写模式

- 允许多达32个字节被写在

一个写周期

高可靠性

-Endurance ：100,000写周期

- 数据保存： 100年

该X88C64是8K ×8 ê

2

PROM与制造

先进的CMOS纹理聚浮栅技

术。该X88C64有复用的地址

和数据总线允许直接接口到各种

在EX-经营流行的单芯片微控制器

而不需要额外膨胀性复用模式

tional接口电路。

该X88C64在内部配置为两个indepen-

凹痕4K ×8的存储器阵列。此功能提供了

在一个执行非易失性存储器的更新能力

阵列和继续操作选自代码存储在

其他阵列;有效地消除了需要一种

对于代码存储辅助存储装置。

写入X88C64 ，三字节指令

顺序必须先字节（S ）被写入。该

X88C64还提供了第二代软件

所谓块保护的数据保护方案。块

保护可以提供对整个装置的写锁定

或选择1K的块。有八个1K ×8块

可以单独写保护的任意组合

按用户要求的国家。块保护，除

写控制输入，使不同细分

记忆中有不同程度的变性

在正常的系统操作。

工作原理图

WC

CE

WR

RD

PSEN

A8–A11

控制

逻辑

X

D

E

C

O

D

E

软件

数据

保护

A12

1K字节

1K字节

1K字节

1K字节

A12

M

U

X

1K字节

1K字节

1K字节

1K字节

A12

ALE

L

A

T

C

H

E

S

解码

I / O &地址锁存器和缓冲区

A/D0–A/D7

并行读

是Xicor公司，公司的商标。

Xicor公司，公司1994年， 1995年， 1996年专利待定

3867-1.5 96年7月9日T0 / C2 / D0 NS

3867 FHD F02

1

特性如有变更，恕不另行通知

X88C64

引脚说明

地址/数据（A / D

0

“A / D

7

)

复低位地址和数据。这种吸附

礼服流入设备，而ALE为高电平。后

ALE转换从高分到低分地址

被锁存。一旦地址被锁存这些

引脚输入的数据或根据输出数据

RD ， WR ，

PSEN ，

和

CE 。

地址（A

8

–A

12

)

高阶地址流入设备时， ALE

为高电平，当ALE变为低电平被锁定。

芯片使能（ CE ）

该芯片使能输入必须为低电平，使所有

读/写操作。当

CE

是高和ALE是

低时， X88C64被放置在低功率待机

模式。

编程使能（ PSEN ）

当X88C64是基于一个8051要使用的

系统，

PSEN

直接连接到微控制器的

PSEN

输出。

阅读（ RD ）

当X88C64是基于一个8051要使用的

系统，

RD

直接连接到微控制器的

RD

输出。

写（ WR ）

当X88C64是基于一个8051要使用的

系统，

WR

直接连接到微控制器的

WR

输出。

地址锁存使能（ ALE ）

地址流经锁存器来解决DE-

当ALE为高电平，被锁定时， ALE编码器

转变从高电平变为低电平。

写控制（ WC ）

写控制允许外部电路中止

页面加载循环一旦被启动。该输入

在应用中是有用的，其中一个电源故障或

处理器复位可以中断一个页面加载的周期。

在这种情况下，微控制器可以驱动所有信号

高，从而导致错误的数据被锁存到

E

2

舞会。如果写控制输入驱动为高电平

（T之前

BLC

最大）后写（ WR ）变高时，

写周期将被中止。

引脚名称

符号

ALE

A / D

0

“A / D

7

A

8

–A

12

RD

WR

PSEN

CE

WC

V

SS

V

CC

NC

描述

地址锁存使能

输入地址/数据I / O

地址输入

读取输入

写输入

程序存储使能输入

芯片使能

写控制

地

电源电压

无连接

3867 PGM T01.1

当

WC

低（连接到V

SS

）的X88C64会

能够执行写入操作。当

WC

is

高正常读操作可以被执行，但

所有试图写入该设备将被禁用。

引脚配置

DIP / SOIC

NC

A12

NC

NC

WC

PSEN

A/D0

A/D1

A/D2

A/D3

A/D4

VSS

1

2

3

4

5

6

7

8

9

10

11

12

X88C64

24

23

22

21

20

19

18

17

16

15

14

13

VCC

WR

ALE

A8

A9

A11

RD

A10

CE

A/D7

A/D6

A/D5

3867 FHD F01

2

X88C64

操作原理

该X88C64是一种高度集成的外围设备

各种各样的单芯片微控制器。该

X88C64提供的E 8K字节

2

PROM可以是

使用，也可以用于程序存储，数据存储，或

无论在系统中结合基于哈佛

（ 80XX ）架构。该X88C64采用了

接口电路通常需要控制解码

信号解复用的地址/数据总线，以亲

韦迪“无缝”接口。

对X88C64的接口输入被配置为使得

它可以直接将它们连接到合适的

合适的单芯片的接口信号

微控制器。在哈佛型系统中，读取

从芯片的数据是由控制的任一

PSEN

or

该

RD

信号，基本上映射到X88C64

无论是程序和数据存储器的地址映射。

该X88C64内部组织为两个独立的

的4K字节的内存与A面

12

输入选择 -

荷兰国际集团，其中存储器中的两个平面的是要

访问。当处理器执行代码出

一个平面内，写操作可以发生在其他

平面上，以便处理器继续执行的

在一个字节或页写代码了X88C64的

装置。

该X88C64还采用了先进的实施

该软件的数据保护方案，堪称座

保护，从而使该器件能够被分成8

1K字节独立的部分。每个节的

令可以进行写操作可以独立开启;

从而使该装置的某些部分是

保护，以便更新只能发生在一个受控

环境（例如，在汽车应用中，仅在

授权服务中心） 。所需的设置CON-

成形被存储在一个非易失性寄存器，保证了

配置数据将被保持在该装置是

断电。

该X88C64还设有一个写控制输入（ WC ） ，

它作为一个外部控制完成

一个先前启动的页面加载周期。

该X88C64还采用了行业标准

E

2

PROM的特性，如字节或页模式

编写和触发位投票。

设备操作

模式

混合程序/数据存储器

通过适当地分配的地址空间，一个单

X88C64可以用作两个程序和数据

内存。这将通过连接所有来实现

的8051控制输出到对应的输入端

的X88C64 。

在这种结构中，对存储器中的一个平面可以是

致力于为程序存储和另一架飞机

专用于数据存储。该数据存储可以是

通过支持块写保护锁定充分的保障。

典型用途

31

EA / VP

19

X1

18

X2

P0.0

P0.1

P0.2

P0.3

P0.4

P0.5

P0.6

P0.7

P2.0

P2.1

P2.2

P2.3

P2.4

PSEN

ALE

RD

WR

P2.7

80C31

39

38

37

36

35

34

33

32

21

22

23

24

25

29

30

17

16

7

8

9

10

11

13

14

15

21

20

17

19

2

5

6

22

18

23

16

A/D0

A/D1

A/D2

A/D3

A/D4

A/D5

A/D6

A/D7

A8

A9

A10

A11

A12

WC

PSEN

ALE

RD

WR

CE

24

VCC

X88C64

3867 FHD F03

程序存储器模式

该操作模式是只读的。该

PSEN

和

ALE

在X88C64的输入直接连接到

PSEN

和

单片机的ALE输出。该

RD

和

WR

输入高电平。

当ALE为高电平时， A / D

0

“A / D

7

AND A

8

–A

12

AD-

连衣裙流入设备。地址，无论是低

和高阶，被锁在ALE变为低电平

(V

IL

).

PSEN

将会进入低和T后

PLDV

有效数据

提出了在A / D

0

“A / D

7

销。

CE

必须是低

在整个操作过程。

3

X88C64

数据存储模式

这种操作模式允许读取和写入

功能。该

PSEN

输入连接到V

IH

或V

CC

通过一个上拉电阻。在ALE ，

RD，

和

WR

输入

直接连到单片机的ALE ，

RD，

和

WR

输出。

读

这个操作是非常相似的程序存储器

读取。一个高电平到低电平的跳变ALE锁存

模式选择

CE

V

CC

高

低

低

低

PSEN

X

X

低

高

高

RD

X

X

高

低

高

WR

X

X

高

高

模式

待机

待机

取程序

数据读取

写

I / O

高Z

高Z

D

OUT

D

OUT

D

IN

动力

待机（CMOS）

待机（ TTL）的

活跃

活跃

活跃

3867 PGM T02.2

地址和数据将在AD引脚输出

后

RD

变低（吨

RLDV

).

写

写被锁定的地址进行

ALE下降的边缘。然后

WR

正在为低电平，随后

通过有效的数据被提交在A / D

0

“A / D

7

销。

该数据将被锁存到X88C64在上升

边缘

WR 。

写入X88C64 ，三字节

命令序列必须先字节（S ）是

写的。 （见软件数据保护）。

4

X88C64

页写操作

而不管所采用的微控制器，该X88C64

支持页模式写操作。这允许

微控制器写入从1到32个字节的

数据到X88C64 。一个页面中的每一单个的写

写操作必须符合字节写时序

要求。的下降沿

WR

启动定时器

延缓内部编程周期为100μs 。 There-

前，每次连续写操作必须在开始

的最后一个字节的100μs的写入。下面的波形

说明的顺序和时序要求。

页写时序序列为

WR

控制操作

手术

BYTE 0

1个字节

2字节

最后字节

READ（ 1 ）（2）

TWC READY FOR后

下一次写操作

CE

ALE

A/D0–A/D7

艾因

DIN

艾因

DIN

艾因

DIN

艾因

DIN

艾因

DOUT

艾因

艾因

A8–A12

A12=n

A12=n

A12=n

A12=n

A12=x

ADDR

下一个地址

WR

PSEN （ RD ）

TBLC

TWC

3867 FHD F08

注意事项：

（ 1）在一个页面写周期A中的每个连续的写

5

–A

12

必须是相同的。

（2）虽然未示出，所述微控制器可交错读操作之间的单个字节的写入页面内

写操作。两种反应是可能的：

一。来自同一平面读取写入（A

12

的阅读= A

12

写的）实际上是一个触发位轮询操作。

B 。从相反的面读写入（A

12

的阅读

≠

A

12

）写的真实数据将被退回，便于使用的

单条内存组件的程序和数据存储。

5