A
PPLICATION
N
OTE
A V A I L A B L E
应用简介
iAPX88 / 188 ， MCS 196 ， MCS51兼容*
64K
X88064
E
2
微控制器外设
8192 ×8位
块写锁控制
-Eight 1K字节的块
- 可锁定可独立或联合
- 复用的地址/数据总线
- 直接接口到流行的微控制器
高性能CMOS
- 快速访问时间为60ns和80ns的
- 低功耗
- 30毫安活动最大
- 150μA待机最大
软件数据保护
切换位投票
写检测 - 提早结束
页面模式写
- 允许多达32个字节被写在
一个写周期
描述
该X88064是一种高速字节宽microperipheral
器件的E 8 1K字节的块
2
PROM和可以是
直接连接到工业标准的高性能
微处理器。该外设提供了两个级别的
存储器写控制，标准的软件数据亲
克（ SDP ）的控制和块锁。
块锁提供了存储器写CON-较高水平
控制上述SDP这使软件开发人员
.
分区的任何或所有的8 1K字节的块作为在电路
可编程ROM（ ICPROM ） 。一旦被锁定，块
内存必须科幻首先被写入之前被解锁。不
即使使用SDP顺序写操作
更改锁定块的内容。由于层次分明， 6
字节，软件命令序列锁和解锁
内存，软件开发拥有完全CON-
控制的存储器的内容。
锁座
控制
逻辑
单独LOCKABLE
A / D
0
“A / D
7
L
A
T
C
H
D
E
C
O
D
E
R
E
2
舞会
ARRAY
A
8
–A
12
ALE
1Kx8积木
WR
RD
PSEN
CE
WC
接口
控制
软件数据保护
（ SDP）的
WE
OE
总线收发器
上电复位
和V
CC
SENSE
A / D
0
“A / D
7
Xicor公司，公司1994年， 1995年， 1996年专利待定
*所有其它品牌和产品名称可能是商标或
其所属公司的注册商标。
7023-2.3 97年1月29日T0 / C2 / D0 SH
1
特性如有变更，恕不另行通知
X88064
软件数据程序控制提供了一个较低的水平
内存写入管理。 SDP控制写操作
系统蒸发散到整个存储器。当启用时，主机微
处理器必须发送一个特殊的3字节的命令序列
之前的任何字节或页写在锁定位置
内存。
引脚配置
DIP / SOIC
NC
A
12
NC
NC
WC
PSEN
A / D
0
A / D
1
A / D
2
A / D
3
A / D
4
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
X88064
24
23
22
21
20
19
18
17
16
15
14
13
V
CC
WR
ALE
A
8
A
9
A
11
RD
A
10
CE
A / D
7
A / D
6
A / D
5
7023 FRM F02
引脚名称
引脚名称
PSEN
I / O
I
描述
内容
2
存储器可以通过降低的PSEN和保持两个RD和WR被读
HIGH 。然后，设备在数据总线上放置（公元
0
-AD
7
） E的含量
2
存储在存储器的
锁存地址。
非复用的高位地址总线输入的地址高字节。
复低位地址和数据总线。当ALE使一个地址被锁存
高向低过渡。
在一个字节/页写周期WR变为低电平，而RD保持高电平，数据是
放置在总线上。的上升沿
WR
锁存数据到器件中。
RD输入为低电平有效，用来读取电子内容
2
存储在锁存
地址。这两个PSEN的WR信号必须保持为RD控制在高读取操作。
WC输入已到在写周期期间保持低电平。它可以被永久地连接到高电平，以便
禁用写入到E
2
内存。以之前WC HIGH到t
BLC
（ 100ns内，从时间延迟
最后一个写周期内的编程循环的开始）将抑制写操作。
设备选择（ CE ）是低电平有效输入。此信号具有前到ALE被断言
高到低的跳变，以便产生一个有效的内部设备选择信号。持这种
脚高和ALE低将器件置于待机模式。
地址锁存使能输入用来锁存存在于地址线的地址
A
8
–A
12
和AD
0
-AD
7
到器件中。该地址被从锁存时，ALE转换
高电平变为低电平。
A
8
–A
12
AD
0
-AD
7
WR
RD
WC
I
I / O
I
I
I
CE
I
ALE
I
2
X88064
操作原理
该X88064是一个高度集成的外围设备
各种各样的单芯片微控制器。该X88064
为8K字节的E
2
PROM可以或者是用
用于程序存储，数据存储，或者组合
既，在基于哈佛（ 80XX ）系统architec-
作上。该X88064采用了接口电路
通常需要解码的控制信号和
解复用的地址/数据总线，提供“无缝
少“的界面。
对X88064的接口输入CON组fi gured这样的
它可以直接将它们连接到合适的
相应的单芯片单片机的接口信号
控制器。数据中的哈佛型系统中，读取
从芯片或者由PSEN或RD控制
信号，该信号实质上映射X88064成两个
程序和数据存储器的地址映射。
该X88064还采用了先进的实施
该软件的数据保护方案，堪称座
锁，这使得器件能够被分成8不知疲倦
1K字节下垂部分。每个部分都可以
对于写操作可以独立使能;从而
使器件的某些部分进行保护，以便
该更新仅可以发生在一个受控制的环境
（例如，在汽车应用中，只有在授权的
服务中心） 。所需建立CON组fi guration是
存储在一个非易失性寄存器，保证了CON组fi guration
数据将被保持在该装置被关断。
该X88064还设有一个写控制输入（ WC ） ，
它作为一个外部控制完成
一个先前启动的页面加载周期。
该X88064还采用了行业标准
E
2
PROM的特性，如字节或页模式
编写和触发位投票。
设备操作模式
混合程序/数据存储器
通过适当地分配的地址空间中，一个单一的
X88064可以用作两个程序和数据
内存。这将通过连接所有来实现
单片机的控制输出到相应
荷兰国际集团的X88064的输入。
数据存储可以通过启用完全保护
块锁控制。
程序存储器模式
该操作模式是只读的。在PSEN和ALE
在X88064的输入直接连接到PSEN和
单片机的ALE输出。 RD和WR
输入高电平。
当ALE为高电平时， A / D
0
“A / D
7
AND A
8
–A
12
解决溢流到器件中。地址，无论是低
和高阶，被锁在ALE变为低电平
(V
IL
） 。 PSEN将会进入低和T后
PLDV
有效数据
提出了在A / D
0
“A / D
7
销。行政长官必须是低
在整个操作过程。
数据存储模式
这种操作模式允许同时读取和写入功能
系统蒸发散。在PSEN输入连接到V
IH
或V
CC
至A
上拉电阻。在ALE ， RD ， WR和输入与
直接连接到单片机的ALE ， RD ， WR和输出
放。
读
这个操作是非常相似的程序存储器
读取。一个高电平到低电平的跳变ALE锁存
地址和数据将在A / D引脚输出
后RD变低（吨
RLDV
).
写
写被锁存地址的下降沿继续进行
荷兰国际集团ALE的边缘。然后， WR是为低电平之后
有效数据被发表在了A / D
0
“A / D
7
销。该
数据将被锁存到X88064上的上升沿
WR 。写入X88064 ，与SDP功能
启用时，一个三字节指令序列必须先
字节（S ）被写入。 （请参见软件数据保护
化。 ）
3
QQ：2880707522 复制
