初步信息
这X84160 /一百二十八分之六百四设备已收购
IC MICROSYSTEMS从Xicor公司，公司
ICmic
TM
IC MICROSYSTEMS
16K/64K/128K
X84160/640/128
MPS
TM
EEPROM
先进的MPS 微型端口保护程序与EEPROM块锁保护
特点
高达15MHz的数据传输速率
20ns的读取时间
直接连接微处理器和
微控制器
-Eliminates I / O端口要求
-No界面胶合逻辑要求
-Eliminates需要并行到串行转换器
低功耗CMOS
-1.8V - 3.6V ， 2.5V ， 5.5V和5V
±
10 ％的版本
-Standby低于1μA的电流更小
—
工作电流小于1mA
字节或页写有能力
-32字节页写模式
新的可编程块锁保护
- 软件写保护
可编程硬件写保护
块锁（0， 1/4，1/2 ，或所有阵列的）
典型的非易失性写周期时间： 3毫秒
高
可靠性
-100,000耐力周期
-Guaranteed数据保存：100年
小型封装选项
-8引脚小型DIP封装
-8 ， 14引脚SOIC封装
-8 ， 20 ， 28引脚TSSOP封装
-8引脚XBGA包
单字节宽，存储器控制功能，利用了一小部分
该电路板空间并消耗更少的功率。
更换串行存储器中， μPort节电器提供所有
串行好处，如低成本，低功耗，低电压，
和小封装尺寸，同时释放I / O进行更多
重要的用途。
一个20ns的范围内μPort节电器内存输出数据
有源读出信号。这是小于所读取的访问时间
大多数主机和提供“无等待状态”的操作。这
防止总线上的瓶颈。随着利率
15MHz的，在μPort保护程序提供数据的速度比
大多数主机读周期特定网络连接所需的阳离子。这
省去了软件的NOP 。
该μPort包裹存储器通过一条线路的通信
使用标准总线的时序数据总线读和
写操作。这个“位串”接口允许
μPort节电器在8位运行良好， 16位， 32位和64位
系统。
该X84160 / 128分之640提供额外的数据安全
通过块锁定和可编程硬件特性
写保护。这些允许某些阵列的一部分或全部以
通过软件命令或硬件写保护。
系统配置，公司ID ，校准信息，
或其他关键数据，能够确保针对意外
或意外的程序操作，留下其余
可用于系统或用户访问的存储器的
一个写保护（ WP ）引脚防止意外写入
内存。
Xicor公司的EEPROM的设计和测试用于
应用程序需要延长的续航能力。固有的数据
保持大于100年。
描述
该μPort节电器回忆无需串行端口或特殊
硬件和连接到所述处理器的存储器总线。
更换单字节宽数据存储器中， μPort使用节电器
框图
系统连接
P
C
A15
WP
内部框图MPS
H.V. GENERATION
定时控制&
DSP
ASIC
RISC
端口
保存
P0/CS
P1/CLK
P2/DI
A0
D7
CE
I / O
命令
解码
D0
OE
WE
OE
WE
和
控制
X
DEC
EEPROM
ARRAY
16K ×8
8K ×8
2K ×8
逻辑
P3/DO
解码
数据寄存器
Xicor公司，公司1998年专利待定
7067 1.1 98年6月10日T10 / C0 / D3
1
特性如有变更，恕不另行通知
X84160/640/128
引脚配置：
附图是相同的规模，实际封装尺寸以英寸为单位：
8引脚PDIP
8引脚SOIC
CE
I / O
WP
V SS
1
2
X84160
3
X84640
4
0.230英寸
8
7
6
5
V CC
NC
OE
WE
0.190英寸
NC
V
CC
CE
I / O
8引脚TSSOP
1
2
3
4
8
7
6
5
OE
WE
WP
VSS
引脚名称
0.114英寸
X84160
I / O
CE
OE
WE
WP
数据输入/输出
芯片使能输入
输出使能输入
写使能输入
电源电压
地
无连接
写保护输入
20引脚TSSOP
14引脚SOIC
CE
I / O
NC
NC
NC
WP
V SS
1
2
3
4
5
6
7
0.230英寸
NC
NC
CE
CE
CE
I / O
NC
NC
NC
WP
V
SS
NC
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
X84128
14
13
12
11
10
9
8
V CC
NC
NC
NC
NC
OE
WE
0.390英寸
NC
NC
CE
I / O
NC
NC
NC
WP
VSS
NC
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
NC
NC
VCC
NC
NC
NC
NC
OE
WE
NC
V
CC
V
SS
NC
0.250英寸
X84640
ro
NC
NC
NC
NC
V
CC
NC
NC 0.394英寸
NC
NC
OE
WE
NC
NC
NC
0.252英寸
28引脚TSSOP
28
27
26
25
24
23
22
21
20
19
18
17
16
15
8引脚XBGA ：顶视图
VCC 1 8个I / O
0.238英寸
NC
WE
OE
2 7 CE
3 6 VSS
4 5 WP
P
2
X84128
e
。 252英寸
0.078英寸
引脚说明
芯片使能（ CE ）
et
输出使能（ OE ）
输出使能输入必须为低电平，使输出
把缓冲液和从在I / O线上的设备中读取的数据。
bs
ol
该芯片使能输入必须为低电平，使所有的读/
写操作。当CE为高电平时，芯片处于dese-
lected ，在I / O引脚处于高阻抗状态，
除非非易失性写入操作过程中，系统
装置处于待机电源模式。
写保护（ WP ）
写保护输入控制硬件写出的
TECT功能。当WP低， nonvoltaile位
WPEN为“1”时， X84160的非易失性写/一百二十八分之六百四十零
控制寄存器被禁用，但另有部分功能
系统蒸发散正常。当WP保持高电平，所有的功能，
包括非易失性写入正常操作。 WP会
低，而CS仍然偏低将中断在写
X84160 /一百二十八分之六百四控制寄存器。如果内部写
周期已经开始， WP变低的意志
对写没有影响。
WP引脚功能被阻断时，在WPEN位
控制寄存器为“0”。这允许用户在安装
X84160 /一百二十八分之六百四在一个系统中使用WP引脚接地，并且
仍然能够写入到控制寄存器。 WP引脚
当WPEN位被置“1”的功能将被启用。
O
写使能（ WE）
写使能输入必须为低电平写入任何数据
或指令序列的装置。
数据输入/输出（ I / O）
数据和命令序列连续写入或
从设备通过I / O引脚串行读。
du
84160
84640
84128
包
选购指南
8引脚PDIP
8引脚SOIC
8引脚TSSOP
8引脚CSP / BGA
8引脚PDIP
8引脚SOIC
20引脚TSSOP
8引脚CSP / BGA
8引脚PDIP
14引脚SOIC
28引脚TSSOP
ct
0.252英寸
X84160/640/128
设备操作
该X84160 / 128分之640是串行的EEPROM的设计
直接与大多数微处理器总线接口。标
准CE， OE和WE信号控制读写
操作，以及一个单个升/ O线，用于发送和
接收数据和命令串联。
数据时序
在L / O线上的数据输入锁存的上升沿
无论是WE或CE ，以先到为准科幻RST 。在数据输出
在L / O线，只要是活跃既OE和CE低。
应注意，以确保我们和OE是
永远都为低，而CE为低电平。
阅读顺序
读序列由发送一个16位地址
随后数据读出串联。的地址是
书面发出16个独立的写周期（ WE和CE
低，OE为高电平） ，而无需与读周期的部分
在写周期。该地址被连续地送出，最显Fi的
着有点科幻首先，在I / O线。需要注意的是，这种序列是
完全静态的，没有特别的时间限制，亲
处理器可以自由地在总线上执行其它任务而当时─
以往的设备CE引脚为高电平。一旦16个地址
位被发送，一个字节的数据可以通过读取在I / O线上
发卡8个独立的读周期（ OE和CE较低，我们
HIGH ） 。在这一点，写“1”将终止读
序列，并进入低功耗待机状态，其它 -
聪明的设备将进一步等待读取顺序
阅读模式。
顺序读取
字节地址自动递增到
每个数据字节后下一个较高地址被读出。该
在接下来的地址存储在存储器中的数据可以是
通过继续发出读周期依次读出。
当阵列中的最高地址为止，该
地址计数器翻转到地址0000H和阅读
可以继续不知疲倦网络奈特雷。
复位过程
复位序列复位装置，并设置一个跨
最终写使能锁存器。复位序列可以随时发送
任何时间通过执行一个读出/写入“ 0”/读操作
（参见图1和图2）。这打破了多个读写
这通常是用来进行读操作周期序列或
写入部分。复位序列可以在任何可以使用
时间中断或结束连续读或页面加载。
只要写“0”周期完成时，部分是
复位（除非非易失性写周期正在进行中） 。该
第二读周期在该序列中，和任何进一步读
次，将读取一个高高的L / O引脚，直到一个有效的读
序列（包括地址）发出。该
必须在两者的开始发出复位序列
读写顺序，以确保该设备启动
这些操作正常。
图1.读序列
CE
O
bs
OE
WE
ol
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
et
e
P
3
A7 A6 A5 A4 A3 A2
I / O （输出）
RESET
当访问： X84160数组： A15 - A11 = 0
X84640数组： A15 - A13 = 0
X84128数组： A15 - A14 = 0
加载地址
ro
A1 A0
du
D7 D6 D5 D4 D3 D2 D1 D0
读数据
ct
7008 FRM F04.1
X84160/640/128
图2 ：写序列
CE
OE
WE
I / O （ IN）
"0"
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
du
LOAD DATA
D7 D6 D5 D4 D3 D2 D1 D0
RESET
当访问：
X84160数组： A15 - A11 = 0
X84640数组： A15 - A13 = 0
X84128数组： A15 - A14 = 0
加载地址
ro
I / O （输出）
P
4
et
写序
一种非易失性写入序列由发送一个复位
序列，一个16位的地址，最多32个字节的数据，并
那么一个特殊的“启动非易失性写周期”命令
序列。
e
页，数据加载可以继续。为此原因，
发送256个以上连续的数据位将导致
覆盖以前的数据。
非易失性写周期，如果部分或低能不会启动
完整的写序列发出。内部写使能
锁存器复位时，非易失性写周期的COM
完成并且一个无效的写操作后，以防止意外
写道。注意，该序列是完全静态的，没有spe-
CIAL时间限制。该处理器可以自由地执行
每当芯片使能引脚总线上的其他任务（ CE）
为高。
非易失性写状态
的非易失性写周期中的状态可以被确定
在任何时候，只需读取L / O引脚的状态
该设备。该引脚读时OE和CE是LOW
和WE为高电平。在非易失性写周期第l / O
销为低。当非易失性写周期完成时，
在L / O引脚变为高电平。复位序列，也可以是
在一个非易失性写周期具有相同发行
结果： I / O是低电平，只要非易失性写周期是
在进步，和L / O为高非易失性写的时候
周期就完成了。
非易失性写周期发出一个特殊发起
读/写“1”/读序列。该网络第一个读周期结束
页面加载，然后写“1 ”，后面的读取启动
非易失性写周期。该设备可识别32
字节的页面（例如，开始在地址XXXXXX00000
为X84160 ） 。
当将数据发送到所述部分，试图超过
页面上的地址将导致地址
反“包装，围绕”上的的第一个网络地址
O
bs
复位序列发网络连接第一个（如在所描述的
复位序列部分）设置一个内部写使能
锁存器。该地址是由发卡16串行写入
单独的写周期（ WE和CE为低， OE高）到
没有任何部分读取写入之间的周期。该
地址串行发送，最显着的一点科幻首先，在
L / O引脚。最多32个字节的数据被写入通过发出一个
多8个写周期。再次，没有读出周期是
写操作之间允许的。
ol
ct
"1"
"0"
开始
非易失性
写
7008 FRM F05.1
X84160/640/128
控制寄存器
该X84160 / 128分之640有一个寄存器包含
控制位的设备。控制位， WPEN ， BP1 ，
和BP0 ，示于表1。为了读取或更改
该寄存器的内容，需要一个字节操作
地址FFFFh时。
从FFFFh读取返回的一个字节的内容
控制寄存器中未使用的位返回0。续读
返回理解过程把网络定义的数据。在写地址FFFFh时的变化
的各个位的值。未使用的位被写为“0”。
写多个字节的控制寄存器是一个
违反和操作将被中止。发送后
一个字节的控制寄存器，一个启动非易失性写
周期将锁定在新的状态。
表1
7
WPEN
6
0
5
0
4
0
3
BP1
2
BP0
1
0
0
0
写保护（ WP）引脚和非易失性写
保护使能状态寄存器的控制（ WPEN ）位
可编程硬件写保护功能。
硬件写保护时启用WP引脚
低，并且WPEN位为“1” 。硬件写保护
当任的WP引脚为高电平或WPEN被禁用
位为“0”。当芯片被硬件写保护
非易失性写入禁用的控制寄存器，
包括数据块保护位和WPEN位本身，
以及在存储器中的块保护的节
数组。存储器阵列的只有不属于节
块保护的可写。
注意：
当WP引脚连接到V
SS
和WPEN位为高电平时，
WPEN位被写保护。它不能被改变回
“ 0 ” ，只要在WP引脚保持低电平。
WPEN
0
1
X
WP
X
低
高
保护
块
保护
保护
保护
无保护
块
可写
可写
表3块锁保护
bs
控制寄存器位
BP1
0
0
1
1
BP0
0
1
0
1
ol
et
可写
可写
可写
e
状态
注册
保护
WPEN ：写保护使能位
写保护使能（ WPEN ）位是使能位
WP引脚。
表2
块保护（ BP0和BP1 ）位是非易失性的，
允许用户选择四个级别保护中的一个。
该X84160 / 128分之640被分成四个区段。一，
2 ，或全部四个段的可被保护。即，
用户可以读取该段，但将无法
改变（写）选定路段内的数据。该
分区被控制为示于下表3 。
X84160
无
0600h–07FFh
0400h–07FFh
0000–07FFh
P
X84640
无
5
阵列地址保护
X84128
无
3000h–3FFFh
2000h–3FFFh
0000h–3FFFh
上部1/4
上部1/2
全阵列
（不包括
控制寄存器）。
ARRAY
1800h–1FFFh
1000h–1FFFh
0000–1FFFh
O
ro
BP1 ， BP0 ：数据块保护位
du
ct
QQ：2881677436 复制
